32.768KHz晶振的使用心得
2017-11-09 15:42
218 查看
项目需求,使用少量器件搭建一个方波发生电路。找到了一个这样的电路,两个非门和阻容,晶振。图中用两个与非门代替非门。
![](http://img.blog.csdn.net/20171109151841688?watermark/2/text/aHR0cDovL2Jsb2cuY3Nkbi5uZXQvaWRvbWluZw==/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70/gravity/Center)
搭好电路后,发现两个问题:
1. 输出不能发出方波,然后测量发现晶振不能起振。示波器表笔夹到晶振时,测量有输出,晶振起振。
2. 输出的方波,上升沿和下降沿都有很多干扰杂波。
于是更换不同的C11,20p,33p,10p,100p。都不能正常起振。不得要领。
后来经过老师指点
1. 在R7处的电阻最初焊接为1M,更换为10M后可正常起振了!
2. 上升下降沿的干扰是由于实验使用的74HC02没有在电源处增加0.1uf的去耦电容,杂波消失了。
学习到了:
1. C7处的电阻为谐振电阻,这个电阻控制着晶振的品质因数Q,晶振的品质因数默认比较高,此时可能由于外部电路不协调而造成不起振,因此需要并联一个电阻来降低品质因数,虽然降低了品质因数,这样也拓宽了对外部电路参数的要求,所以晶振起振了。不过这个谐振电阻,不能过小,太小后就会照成功率耗散太大,晶振电平过小,而不起振。所以不能过大也不能过小。
2. 第二个问题,涉及到数字逻辑电路中为什么要加去耦电容的问题。平时只是参照电路在电源处增加去耦电容。而不知道这个电容会对电路产生什么样的影响,现在明白了。
如果不增加这个电容,电源在进入芯片时,高频成分会遇到比较大的阻抗,而产生高频的电压波动,造成振荡。增加电容后,高频成分的阻抗变小,也就不存在高频杂波了。
搭好电路后,发现两个问题:
1. 输出不能发出方波,然后测量发现晶振不能起振。示波器表笔夹到晶振时,测量有输出,晶振起振。
2. 输出的方波,上升沿和下降沿都有很多干扰杂波。
于是更换不同的C11,20p,33p,10p,100p。都不能正常起振。不得要领。
后来经过老师指点
1. 在R7处的电阻最初焊接为1M,更换为10M后可正常起振了!
2. 上升下降沿的干扰是由于实验使用的74HC02没有在电源处增加0.1uf的去耦电容,杂波消失了。
学习到了:
1. C7处的电阻为谐振电阻,这个电阻控制着晶振的品质因数Q,晶振的品质因数默认比较高,此时可能由于外部电路不协调而造成不起振,因此需要并联一个电阻来降低品质因数,虽然降低了品质因数,这样也拓宽了对外部电路参数的要求,所以晶振起振了。不过这个谐振电阻,不能过小,太小后就会照成功率耗散太大,晶振电平过小,而不起振。所以不能过大也不能过小。
2. 第二个问题,涉及到数字逻辑电路中为什么要加去耦电容的问题。平时只是参照电路在电源处增加去耦电容。而不知道这个电容会对电路产生什么样的影响,现在明白了。
如果不增加这个电容,电源在进入芯片时,高频成分会遇到比较大的阻抗,而产生高频的电压波动,造成振荡。增加电容后,高频成分的阻抗变小,也就不存在高频杂波了。
相关文章推荐
- pycharm 使用心得(五)断点调试
- showModalDialog和showModelessDialog使用心得
- pycharm 使用心得(五)断点调试
- EasyJWeb的验证系统的Bug及使用心得
- cygwin使用心得
- 关于Delphi中指针使用的心得
- CSS样式使用心得
- 使用Eclipse基于Maven的Spring MVC 调试心得(二)--- Spring配置
- oracle入门——我的oracle使用小心得
- Android-个人心得:超详细的JNI(NDK)入门与使用
- RadioButton和RadioGroup一点使用心得
- 使用 Excel 2007 做图 学习心得。
- android listView嵌套gridview的使用心得
- CLXBase7绿色Delphi使用心得
- 关于Dagger2的使用心得
- 初次使用Winform抓取数据的一点心得
- Xtreme ToolkitPro 2007 Vol 2 (11.2.1) 使用心得 No.1 CXTPPropertyGrid类测试
- ToDoList使用心得
- Unidac使用心得
- JMS 使用心得