ARM 学习笔记(四) 快速上下文切换(FCSE)技术
2017-08-04 09:59
295 查看
接上回说,
我们已经了解存储器管理的方法,现在我们来看一下,ARM 对不同进程的地址管理-------快速上下文切换技术(Fast Context Switch Extension ,FCSE ). FCSE 通过修改系统中不同进程的虚拟地址,避免在进行进程间切换时造成的虚拟地址到物理地址的重映射,从而提高系统的性能。
FCSE的原理
通常情况下,如果两个进程占用的虚拟地址空间由重叠,系统在这两个进程之间进行切换时,必须进行虚拟地址到物理地址的重映射。而虚拟地址到物理地址的重映射涉及到重建MMU中的页表,而且cache 及TLB中的内容都必须使无效(通过设置协处理器寄存器的相关位)。这些操作将带类巨大的系统开销,一方面重建MMU和使无效cache及TLB的内容需要很大的开销,另一方面重建cache和TLB内容也需要很大的开销。
FCSE的引入避免了这种系统开销。它位于CPU和MMU 之间。 如果两个进程使用了同样的虚拟地址空间,则对CPU而言,两个进程使用了同样的虚拟地址空间;快速上下文切换机构对各进程的虚拟地址进行变换,这样的系统中除了CPU之外的部分看到的时经过快速上下文切换机构变换的虚拟地址。快速上下文切换机构将个进程的虚拟地址空间变换成不同的虚拟地址空间。这样在进行进程间切换时就不需要进行虚拟地址到物理地址的重映射。
ARM系统中,4GB的虚拟空间被分成了128个进程空间块,每一个进程空间块大小为32MB。每个进程空间块中可以包含一个进程,该进程可以使用虚拟地址空间0x0~0x01FFFFFF,这个地址范围也就是CPU看到的进程的虚拟空间。系统128个进程空间块的编号0~127, 标号为X 的进程空间块中的进程实际使用的虚拟地址空间为(X *0x02000000)到(X*0x02000000+0x01FFFFFF),这个地址空间是系统中除了CPU
之外的其他部分看到的该进程所占用的虚拟地址空间。
快速上下文切换机构将CPU发出的每个虚拟地址按照上述的规则进行变换,然后发送到系统的其他部分。变换过程如下图:
由地址VA到MVA的变换算法如下所示;
if (VA[31:25]==0b0000000)then
MVA=VA|(PID<<25)
else
MVA=VA
其中。PID为当前进程的所在进程空间的编号,即当前进程的进程标识符。其取值为0~127。
系统中,每个进程都使用虚拟地址空间0x0~0x01FFFFFF,当进程访问本进程的指令和数据时,它产生的为虚拟地址VA的高7位为0;快速上下文切换机构用该进程的进程标示符代替VA的高7位,从而得到变换后的虚拟地址MVA,这个MVA在该进程对应的进程空间块内。
当VA的高7位不全是0时,MVA=VA。这种VA是本进程用于访问别的进程中的数据和指令的虚拟地址,注意这时被访问的进程标识符不能为0.
CP15中的寄存器C13用于快速上下文切换。其编码格式如下所示。
访问寄存器C13的指令格式如下所示。
MCR p15, 0,<Rd>,<c13>,c0,0
MRC P15,0,<Rd>,<c13>,c0,0
其中, 在读操作时,结果中位[31::25]返回PID,其他位 的数值是不可以预知的。写操作将设置PID的值。
当PID的值为0时,MVA=VA,相当于禁止了FCSE。系统复位后PID即为0.
当PID的值不为0时,相当于使能了FCSE。
Atlas.dayong
我们已经了解存储器管理的方法,现在我们来看一下,ARM 对不同进程的地址管理-------快速上下文切换技术(Fast Context Switch Extension ,FCSE ). FCSE 通过修改系统中不同进程的虚拟地址,避免在进行进程间切换时造成的虚拟地址到物理地址的重映射,从而提高系统的性能。
FCSE的原理
通常情况下,如果两个进程占用的虚拟地址空间由重叠,系统在这两个进程之间进行切换时,必须进行虚拟地址到物理地址的重映射。而虚拟地址到物理地址的重映射涉及到重建MMU中的页表,而且cache 及TLB中的内容都必须使无效(通过设置协处理器寄存器的相关位)。这些操作将带类巨大的系统开销,一方面重建MMU和使无效cache及TLB的内容需要很大的开销,另一方面重建cache和TLB内容也需要很大的开销。
FCSE的引入避免了这种系统开销。它位于CPU和MMU 之间。 如果两个进程使用了同样的虚拟地址空间,则对CPU而言,两个进程使用了同样的虚拟地址空间;快速上下文切换机构对各进程的虚拟地址进行变换,这样的系统中除了CPU之外的部分看到的时经过快速上下文切换机构变换的虚拟地址。快速上下文切换机构将个进程的虚拟地址空间变换成不同的虚拟地址空间。这样在进行进程间切换时就不需要进行虚拟地址到物理地址的重映射。
ARM系统中,4GB的虚拟空间被分成了128个进程空间块,每一个进程空间块大小为32MB。每个进程空间块中可以包含一个进程,该进程可以使用虚拟地址空间0x0~0x01FFFFFF,这个地址范围也就是CPU看到的进程的虚拟空间。系统128个进程空间块的编号0~127, 标号为X 的进程空间块中的进程实际使用的虚拟地址空间为(X *0x02000000)到(X*0x02000000+0x01FFFFFF),这个地址空间是系统中除了CPU
之外的其他部分看到的该进程所占用的虚拟地址空间。
快速上下文切换机构将CPU发出的每个虚拟地址按照上述的规则进行变换,然后发送到系统的其他部分。变换过程如下图:
由地址VA到MVA的变换算法如下所示;
if (VA[31:25]==0b0000000)then
MVA=VA|(PID<<25)
else
MVA=VA
其中。PID为当前进程的所在进程空间的编号,即当前进程的进程标识符。其取值为0~127。
系统中,每个进程都使用虚拟地址空间0x0~0x01FFFFFF,当进程访问本进程的指令和数据时,它产生的为虚拟地址VA的高7位为0;快速上下文切换机构用该进程的进程标示符代替VA的高7位,从而得到变换后的虚拟地址MVA,这个MVA在该进程对应的进程空间块内。
当VA的高7位不全是0时,MVA=VA。这种VA是本进程用于访问别的进程中的数据和指令的虚拟地址,注意这时被访问的进程标识符不能为0.
CP15中的寄存器C13用于快速上下文切换。其编码格式如下所示。
访问寄存器C13的指令格式如下所示。
MCR p15, 0,<Rd>,<c13>,c0,0
MRC P15,0,<Rd>,<c13>,c0,0
其中, 在读操作时,结果中位[31::25]返回PID,其他位 的数值是不可以预知的。写操作将设置PID的值。
当PID的值为0时,MVA=VA,相当于禁止了FCSE。系统复位后PID即为0.
当PID的值不为0时,相当于使能了FCSE。
Atlas.dayong
相关文章推荐
- ARM 学习笔记(四) 快速上下文切换(FCSE)技术
- ARM基础学习-快速上下文切换技术
- ARM处理器的快速上下文切换技术FCSE
- ARM的快速上下文切换(FCSE)
- Android开发学习笔记之通过反射技术修改listview的快速滑块图像
- ARM学习笔记,技术更新
- Asp.net回调技术Callback学习笔记
- scikit-learn学习笔记(一)快速入门数据集格式和预测器
- HTML学习笔记(四)--URL/颜色/快速参考
- 产品经理学习笔记(17)-技术素养
- 华为产品技术学习笔记之路由原理(一)
- 【Web技术学习】PHP学习笔记
- 数据结构 学习笔记(十一):排序(下):快速 / 表 / 桶 / 基数 排序,排序算法的比较
- 嵌入式学习笔记--关于ARM中SWP指令的执行顺序问题【待验证】
- 【电信增值业务学习笔记】10基于业务节点的增值业务提供技术
- 8大内部排序算法学习笔记--(2)快速排序 Java实现
- 技术之路 ---学习笔记
- 【C++ Primer学习笔记】第1章:快速入门
- 《Java多线程编程核心技术》学习笔记-第一章
- ARM处理器的快速上下文切换技术