Quartus Ⅱ 15.1 将Verilog模块程序封装

将模块程序封装，我们可以更加直观查看每个模块间的联系。

先放一张成果图，博主做完数电实验就忘干净了，所以自己又摸索了一遍，最后成品可能不是太好看，怪自己手残。



下面是详细步骤：

首先要在files一栏，右击想要封装的模块



然后选择 Create Symbol Files for Current Files



生成文件成功后，新建一个Block Diagram/Schematic File


双击空白处，选择之前封装好的文件，拖如即可。

                                         



之后大家可以通过连线和拖拽小工具是文件内容更加的详细和美观。