利用LDO给VCAMA供电的设计要点

（1）LDO的中频PSRR（一般3K到100K）对camer的影响很大，因此建议给VCAM供电的LDO的PSRR比较高，一般要求45db以上；

（2）负载的瞬态响应一般要求在±3%，或者小于84mV；

（3）减小噪声的一个方法是增加cap的容量，但是太大会超过LDO的CAP负载能力，使得LDO震荡；

（4）在不能改版的前提下，可以尝试给VCAMA串联一个电阻，加更大的电容，用RC滤波来滤除噪声，有些模组没有串电阻，这些基本是走线没有包好引入的噪声；

（5）VCAMA上不能串磁珠，串bead后会破坏LDO的稳定性，LDO会产生自激振荡，会更差。

VCAMA的layout规则

保证尽量小的IR drop，走线长宽比<400:1，I是波动的，R大noise就大。

（1）VCAMA 全程包地，立体包地，远离大电流电源，如VBAT，VPROC，VBUS，同时也尽量远离VCAMD，VCAMAF等大电流电源；

（2）PMIC电压参考基准做到单点接地，基准上的noise会被放大到LDO输出；

（3）Connector上独立的AGND，CAP和AGND单点下地，并靠近connector；

（4）Switching Regulator是VBAT（LDO input）noise的主要来源，在ALDO前加一个low pass filter可有效减小这些noise，保证LDO输出noise低。(仅限分立LDO，PMIC集成的VCAMA输入不能串滤波器)

（5）BUCK输入电容单点接地，除80、70外的平台PDN仿真都已经卡BUCK输入，70、80 layout时要注意。