您的位置:首页 > 产品设计 > UI/UE

Xilinx ISE Design Suite 仿真使用图文教程

2017-04-27 17:45 423 查看
1.软件打开后界面






2.选择new project






3.填写文件名,文件夹等。完成后点击next,next,finish





4.选择project\new source






5.选择verilog module 输入文件名compare.v ,然后点击next,next,finish







6.将程序换为你需要的程序之后,点击保存文件,然后使用Check Syntax检查语法





7.成功之后,显示如下图.



8.选择project\new source



[b]9.新建verilog test fixture文件,填写文件名,然后点击next,next,finish如下图所示
[/b]

[b]






[/b]



10.将.t文件中的程序替换为你需要的运行的,并保存!






11.检查语法看是否有错误



12.运行成功没有语法错误即可进行运行查看波形





13.点击zoom to full view即可



内容来自用户分享和网络整理,不保证内容的准确性,如有侵权内容,可联系管理员处理 点击这里给我发消息
标签: