I2C总线
2017-04-27 10:08
225 查看
概述：
I²C 是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口。
I²C 只是用两条双向的线，一条 Serial Data Line (SDA) ，另一条Serial Clock (SCL)。
SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发)
SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。
输出级
每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点：
1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电阻,阻值的大小常为 1k8, 4k7 and 10k ，但1k8 时性能最好；当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线"与"关系。
2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致，为"时钟同步"和"总线仲裁"提供了硬件基础。
主设备与从设备
系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容
400pF的限制。
主端主要用来驱动SCL line；
从设备对主设备产生响应；
二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。
4.速率：
普通模式：100kHz；
快速模式：400kHz；
高速模式：3.4MHz；
没有任何必要使用高速SCL，将SCL保持在100k或以下，然后忘了它吧。
P.S:时序部分将在第二天更新，FPGA实现在第三天。
起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。
停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。
3.ACK
发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。
5.数据的传送：
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。数据位的传输是边沿触发。
二、工作过程
总线上的所有通信都是由主控器引发的。在一次通信中，主控器与被控器总是在扮演着两种不同的角色。
1.主设备向从设备发送数据
主设备发送起始位，这会通知总线上的所有设备传输开始了，接下来主机发送设备地址，与这一地址匹配的slave将继续这一传输过程，而其它slave将会忽略接下来的传输并等待下一次传输的开始。主设备寻址到从设备后，发送它所要读取或写入的从设备的内部寄存器地址； 之后，发送数据。数据发送完毕后，发送停止位：
写入过程如下：
发送起始位
发送从设备的地址和读/写选择位；释放总线，等到EEPROM拉低总线进行应答；如果EEPROM接收成功，则进行应答；若没有握手成功或者发送的数据错误时EEPROM不产生应答，此时要求重发或者终止。
发送想要写入的内部寄存器地址；EEPROM对其发出应答；
发送数据
发送停止位.
EEPROM收到停止信号后，进入到一个内部的写入周期，大概需要10ms，此间任何操作都不会被EEPROM响应；(因此以这种方式的两次写入之间要插入一个延时，否则会导致失败，博主曾在这里小坑了一下)
详细：
需要说明的是：①主控器通过发送地址码与对应的被控器建立了通信关系，而挂接在总线上的其它被控器虽然同时也收到了地址码，但因为与其自身的地址不相符合，因此提前退出与主控器的通信；
2.主控器读取数据的过程：
读的过程比较复杂，在从slave读出数据前，你必须先要告诉它哪个内部寄存器是你想要读取的，因此必须先对其进行写入(dummy write)：
为了加深对I2C总线的理解，用C语言模拟IIC总线，边看源代码边读波形：
如下图所示的写操作的时序图：
读时序的理解同理。对于时序不理解的朋友请参考“I2C总线之(二)---时序”
完整的程序如下：
http://www.cnblogs.com/BitArt/archive/2013/05/28/3103917.html
Linux
I2C驱动完全分析ARM（一）
博主按：其实老早就想写这个I2C的了，期间有各种各样的事情给耽误了。借着五一放假的时间把这个写出来，供同志们参考。以后会花一些时间深入研究下内核，虽然以前对内核也有所了解，但是还不系统。I2C的硬件结构并不复杂，一个适配器加几个设备而已。Linux下驱动的体系结构看着挺复杂，实际也是比较简单的。在本文中我还是使用实际的例子，结合硬件和软件两个方面来介绍。希望能给初学的同志们一些帮助，另外抛砖引玉，希望高手能给一些指点。话不多说，开整！~
本文用到的一些资源：
1. Source Insight软件
2. mini2440原理图。 下载地址http://wenku.baidu.com/view/0521ab8da0116c175f0e48fe.html
3. S3C2440 datasheet
4. AT24C08 datasheet
5. Bq27200 datasheet
6. kernel 2.6.31中的At24.c ，Bq27x00_battery.c和i2c-s3c2410.c
7. mini2440的板文件mach-mini2440.c
8. 参考资料：《linux设备驱动开发详解（第2版）》 by 宋宝华
本文的结构：
第一部分：At24C08驱动
1. mini2440中at24c08的电气连接
2. Linux中I2C驱动框架分析
3. I2C总线驱动代码分析
4. at24c08驱动代码分析
第二部分：Bq27200驱动
1. Bq27200的典型应用电路
2. 主要分析一下ba27x00的代码，对比at24c08来加深理解。
---------------------我是分割线----------------------
第一部分
1. mini2440中at24c08的电气连接及其板文件
如下图。
24C08的I2C接口是与2440的IICSCL/IICSDA直接相连的。在2440内部集成了一个I2C控制器，可以通过寄存器来控制它。先来和这四个寄存器混个脸熟吧，后面分析时还会经常用到这四个寄存器。
在mini2440的板文件中可以找到关于at24c08的内容，如下：
/*
* I2C devices
*/
static struct at24_platform_data at24c08 = {
.byte_len = SZ_8K / 8,
.page_size = 16,
};
static struct i2c_board_info mini2440_i2c_devs[] __initdata = {
{
I2C_BOARD_INFO("24c08", 0x50),
.platform_data = &at24c08,
},
};
static void __init mini2440_init(void)
{
... ...
i2c_register_board_info(0, mini2440_i2c_devs,
ARRAY_SIZE(mini2440_i2c_devs));
... ...
}
可以看出，在mini2440的init函数中注册了一个i2c的设备，这个设备我们使用了一个结构体i2c_board_info来描述。这个结构体定义在i2c.h文件中。如下：
struct i2c_board_info {
char type[I2C_NAME_SIZE];
unsigned short flags;
unsigned short addr;
void *platform_data;
struct dev_archdata *archdata;
int irq;
};
其中的platform_data又指向一个at24_platform_data结构体。
以上只是at24c08的部分，在板文件中还可以看到关于2440内部i2c控制器的部分，如下：
static struct platform_device *mini2440_devices[] __initdata = {
... ...
&s3c_device_i2c0,
... ...
};
static void __init mini2440_init(void)
{
... ...
platform_add_devices(mini2440_devices, ARRAY_SIZE(mini2440_devices));
... ...
}
其中s2c_device_i2c0定义在arch/arm/plat-s3c/Dev-i2c0.c中（在同一目录下还可以看到很多Dev-开头的c文件，都是2440内部集成的各种设备），仔细看下面的代码再对比2440的datasheet就可以很清楚的知道：
* 控制器的IO起始地址为S3C_PA_IIC =0x54000000，大小是4K，中断号是43 = IRQ_IIC S3C2410_IRQ(27)
* 控制器名是"s3c2410-i2c"
static struct resource s3c_i2c_resource[] = {
[0] = {
.start = S3C_PA_IIC,
.end = S3C_PA_IIC + SZ_4K - 1,
.flags = IORESOURCE_MEM,
},
[1] = {
.start = IRQ_IIC,
.end = IRQ_IIC,
.flags = IORESOURCE_IRQ,
},
};
struct platform_device s3c_device_i2c0 = {
.name = "s3c2410-i2c",
#ifdef CONFIG_S3C_DEV_I2C1
.id = 0,
#else
.id = -1,
#endif
.num_resources = ARRAY_SIZE(s3c_i2c_resource),
.resource = s3c_i2c_resource,
};
2. Linux中I2C驱动框架分析
这部分是本文的重点部分。根据上面的电气连接关系我们可以看出，我们要想操作24c08，必须要做两方面的驱动。
第一方面： 2440中I2C控制器的驱动，有了这部分驱动，我们才可以操作控制器来产生I2C的时序信号，来发送数据和接收数据。
第二方面： 24C08的驱动，有了这部分驱动，才能使用控制器正确操作芯片，来读取和存放数据。
在Linux系统中，对上边第一方面的实现叫做I2C总线驱动，对第二方面的实现叫做I2C设备驱动。一般来说，如果CPU中集成了I2C控制器并且Linux内核支持这个CPU，那么总线驱动方面就不用我们操心了，内核已经做好了。但如果CPU中没有I2C控制器，而是外接的话，那么就要我们自己实现总线驱动了。对于设备驱动来说，一般常用的驱动也都包含在内核中了，如果我们用了一个内核中没有的芯片，那么就要自己来写了。
Linux中I2C体系结构如下图所示（图片来源于网络）。图中用分割线分成了三个层次：用户空间（也就是应用程序），内核（也就是驱动部分）和硬件（也就是实际物理设备，这里就是2440中的i2c控制器和at24c08）。这个够清晰了吧？我们现在就是要研究中间那一层。
由上图我们还可以看出哪些信息呢？
1). 可以看到几个重要的组成部分，它们是：Driver，Client，i2c-dev，i2c-core，Algorithm，Adapter。这几个部分在内核中都有相应的数据结构，定义在i2c.h文件中，尽量避免粘贴打断代码来凑数，就不贴出来了。简要概括一下每个结构体的意义。
Driver --> struct i2c_driver
这个结构体对应了驱动方法，重要成员函数有probe，remove，suspend，resume。
还包括一个重要的数据结构: struct i2c_device_id *id_table; 如果驱动可以支持好几个设备，那么这里面就要包含这些设备的ID
Client --> struct i2c_client
应用程序是选择性失明的，它只能看到抽象的设备文件，其他部分都是看不见的。图中只有Client与应用程序有联系，所以我们可以大胆得出结论：这个Client是对应于真实的物理设备，在本文就是at24c08。 所以很显然这个结构体中的内容应该是描述设备的。包含了芯片地址，设备名称，设备使用的中断号，设备所依附的控制器，设备所依附的驱动等内容。
Algorithm -->struct i2c_algorithm
Algorithm就是算法的意思。在这个结构体中定义了一套控制器使用的通信方法。其中关键函数是master_xfer()。我们实际工作中的重要一点就是要实现这个函数。
int (*master_xfer)(struct i2c_adapter *adap, struct i2c_msg *msgs, int num);
Adapter --> struct i2c_adapter
这个结构体对应一个控制器。其中包含了控制器名称，algorithm数据，控制器设备等。
2). 可以看出，i2c-core起到了关键的承上启下的作用。事实上也是这样，我们将从这里展开来分析。源代码位于drivers/i2c/i2c-core.c中。在这个文件中可以看到几个重要的函数。
*增加/删除i2c控制器的函数
int i2c_add_adapter(struct i2c_adapter *adapter)
int i2c_del_adapter(struct i2c_adapter *adap)
*增加/删除设备驱动的函数
int i2c_register_driver(struct module *owner, struct i2c_driver *driver)
void i2c_del_driver(struct i2c_driver *driver)
*增加/删除i2c设备的函数
struct i2c_client *
i2c_new_device(struct i2c_adapter *adap, struct i2c_board_info const *info);
void i2c_unregister_device(struct i2c_client *client)
注：在2.6.30版本之前使用的是i2c_attach_client()和i2c_detach_client()函数。之后attach被merge到了i2c_new_device中，而detach直接被unresister取代。实际上这两个函数内部都是调用了device_register()和device_unregister()。源码如下：
*I2C传输、发送和接收函数
int i2c_transfer(struct i2c_adapter *adap, struct i2c_msg *msgs, int num);
int i2c_master_send(struct i2c_client *client,const char *buf ,int count);
int i2c_master_recv(struct i2c_client *client, char *buf ,int count);
其中send和receive分别都调用了transfer函数，而transfer也不是直接和硬件交互，而是调用algorithm中的master_xfer()函数，所以我们要想进行数据传输，必须自己来实现这个master_xfer()函数，这是总线驱动开发的重点之一。下面以read()系统调用的流程来简单梳理一下：
http://www.cnblogs.com/armlinux/archive/2011/04/30/2390827.html http://blog.chinaunix.net/uid-24148050-id-120532.html
用示波器对单片机I2C时序进行图形波形分析的试验小结
I2C的概念原理网上都有就不说了，这里只把我把两个开发板通过I2C通讯的调试经验记录分享一下。
I2C要求要有一个主设备，负责发起请求和控制时钟；其它为从设备，通过设备ID地址来识别并响应主设备请求。主从设备要轮流控制SDA。一开始我没搞明白这一点，直接加了写I2C数据代码，然后用示波器在SDA和SCL脚测量，却只能找到些凌乱的波形，没有预期的效果。后来把从设备接上，两边写好代码，互相有了响应，这才在示波器上看到波形。
这里我找了一个主设备往从设备写数据的例子，代码如下：
char buf[128];
int len;
strcpy(buf,"..huz_hello_i2c/n");
len=strlen(buf);
//deviceid: 0x3c
write_i2c(0x3c, buf , len);
接收端的代码比较简单，就不贴了。
将示波器的X和Y分别接到SDA和SCL，得到波形并分析如图：
从图中可知时序如下：
由主机发起，在SCL为高电平时，SDA由高到低切变，形成开始信号；
接着是7位地址和一位读写标志，这里7位地址为0111100，即0x3c，正是我们代码中设置的地址ID；最后一位为0表示写操作；
接着在下一个时钟，主机以高电平状态释放SDA，这时从机响应，将SDA拉低了；
接着是两个8位数据00101110与响应，即0x2E，正是“.”号的ASCII码，符合预期输出；
还有其它数据和最后的停止位，图中被截掉了。
从图中可知，纵向一格是200mV，则SDA和SCL的电平大概就是350mV；由于信号笔上设置了信号x10，因此实际电平应该大概是3.5V（理论上应该是3.3V）。横向一格是25us，10个时钟周期大概用了4格，即4x25us=100us，平均每个时钟周期是10us，可算出传输频率为1/10us=100,000/s，即100k bps。
另外，对于读从设备内容，基本流程是主设备先往从设备写一个命令，然后再输出读取命令，然后才由从设备发送数据。过程类似，不再具体分析了。
下图示例中，主机先向从机写了一个地址命令，然后重新开始并进入读取周期。
分析波形可检测出I2C通信工作是否正常，是否符合预期，对我们编程调试诊断有辅助作用。
I²C 是Inter-Integrated Circuit的缩写，发音为"eye-squared cee" or "eye-two-cee" , 它是一种两线接口。
I²C 只是用两条双向的线，一条 Serial Data Line (SDA) ，另一条Serial Clock (SCL)。
SCL：上升沿将数据输入到每个EEPROM器件中；下降沿驱动EEPROM器件输出数据。(边沿触发)
SDA：双向数据线，为OD门，与其它任意数量的OD与OC门成"线与"关系。
输出级
每一个I2C总线器件内部的SDA、SCL引脚电路结构都是一样的，引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管，输入缓冲为一只高输入阻抗的同相器，这种电路具有两个特点：
1)由于SDA、SCL为漏极开路结构(OD)，因此它们必须接有上拉电阻,阻值的大小常为 1k8, 4k7 and 10k ，但1k8 时性能最好；当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线"与"关系。
2)引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出一致，为"时钟同步"和"总线仲裁"提供了硬件基础。
主设备与从设备
系统中的所有外围器件都具有一个7位的"从器件专用地址码"，其中高4位为器件类型，由生产厂家制定，低3位为器件引脚定义地址，由使用者定义。主控器件通过地址码建立多机通信的机制，因此I2C总线省去了外围器件的片选线，这样无论总线上挂接多少个器件，其系统仍然为简约的二线结构。终端挂载在总线上，有主端和从端之分，主端必须是带有CPU的逻辑模块，在同一总线上同一时刻使能有一个主端，可以有多个从端，从端的数量受地址空间和总线的最大电容
400pF的限制。
主端主要用来驱动SCL line；
从设备对主设备产生响应；
二者都可以传输数据，但是从设备不能发起传输，且传输是受到主设备控制的。
4.速率：
普通模式：100kHz；
快速模式：400kHz；
高速模式：3.4MHz；
没有任何必要使用高速SCL，将SCL保持在100k或以下，然后忘了它吧。
P.S:时序部分将在第二天更新，FPGA实现在第三天。
I2C总线之(二)---时序
一、协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。 2.起始位与停止位的定义：
起始信号：当SCL为高期间，SDA由高到低的跳变；启动信号是一种电平跳变时序信号，而不是一个电平信号。
停止信号：当SCL为高期间，SDA由低到高的跳变；停止信号也是一种电平跳变时序信号，而不是一个电平信号。
3.ACK
发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。
如下图逻辑分析仪的采样结果：释放总线后，如果没有应答信号，sda应该一直持续为高电平，但是如图中蓝色虚线部分所示，它被拉低为低电平，证明收到了应答信号。 这里面给我们的两个信息是：1)接收器在SCL的上升沿到来之前的低电平期间拉低SDA；2)应答信号一直保持到SCL的下降沿结束；正如前文红色标识所指出的那样。
4.数据的有效性：
I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。 我的理解：虽然只要求在高电平期间保持稳定，但是要有一个提前量，也就是数据在SCL的上升沿到来之前就需准备好，因为在前面I2C总线之(一)---概述一文中已经指出，数据是在SCL的上升沿打入到器件(EEPROM)中的。
5.数据的传送：
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。数据位的传输是边沿触发。
二、工作过程
总线上的所有通信都是由主控器引发的。在一次通信中，主控器与被控器总是在扮演着两种不同的角色。
1.主设备向从设备发送数据
主设备发送起始位，这会通知总线上的所有设备传输开始了，接下来主机发送设备地址，与这一地址匹配的slave将继续这一传输过程，而其它slave将会忽略接下来的传输并等待下一次传输的开始。主设备寻址到从设备后，发送它所要读取或写入的从设备的内部寄存器地址； 之后，发送数据。数据发送完毕后，发送停止位：
写入过程如下：
发送起始位
发送从设备的地址和读/写选择位；释放总线，等到EEPROM拉低总线进行应答；如果EEPROM接收成功，则进行应答；若没有握手成功或者发送的数据错误时EEPROM不产生应答，此时要求重发或者终止。
发送想要写入的内部寄存器地址；EEPROM对其发出应答；
发送数据
发送停止位.
EEPROM收到停止信号后，进入到一个内部的写入周期，大概需要10ms，此间任何操作都不会被EEPROM响应；(因此以这种方式的两次写入之间要插入一个延时，否则会导致失败，博主曾在这里小坑了一下)
详细：
需要说明的是：①主控器通过发送地址码与对应的被控器建立了通信关系，而挂接在总线上的其它被控器虽然同时也收到了地址码，但因为与其自身的地址不相符合，因此提前退出与主控器的通信；
2.主控器读取数据的过程：
读的过程比较复杂，在从slave读出数据前，你必须先要告诉它哪个内部寄存器是你想要读取的，因此必须先对其进行写入(dummy write)：
发送起始位；
发送slave地址+write bit set；
发送内部寄存器地址；
重新发送起始位，即restart；
重新发送slave地址+read bit set；
读取数据
主机接收器在接收到最后一个字节后，也不会发出ACK信号。于是，从机发送器释放SDA线，以允许主机发出P信号结束传输。
发送停止位
详细：
第8位： 1 代表写 ， 0 代表读
I2C总线之(三)---以C语言理解IIC
为了加深对I2C总线的理解，用C语言模拟IIC总线，边看源代码边读波形：如下图所示的写操作的时序图：
读时序的理解同理。对于时序不理解的朋友请参考“I2C总线之(二)---时序”
完整的程序如下：
#include<reg51.h>
#define uchar unsigned char
#define uint unsigned int
#define write_ADD 0xa0
#define read_ADD 0xa1
uchar a;
sbit SDA=P2^0;
sbit SCL=P2^1;
void SomeNop(); //短延时
void init(); //初始化
void check_ACK(void)；
void I2CStart(void);
void I2cStop(void);
void write_byte(uchar dat);//写字节
void delay(uint z);
uchar read_byte(); //读字节
void write(uchar addr,uchar dat); //指定地址写
uchar read(uchar addr); //指定地址读
bit flag; //应答标志位
void main()
{
init();
write_add(5,0xaa); //向地址5写入0xaa
delay(10); //延时,否则被坑呀！！！
P1=read_add(5); //读取地址5的值
while(1);
}
//***************************************************************************
void delay()//简单延时函数
{ ;; }
//***************************************************************************
void start() //开始信号 SCL在高电平期间，SDA一个下降沿则表示启动信号
{
sda=1; //释放SDA总线
delay();
scl=1;
delay();
sda=0;
delay();
}
//***************************************************************************
void stop() //停止 SCL在高电平期间，SDA一个上升沿则表示停止信号
{
sda=0;
delay();
scl=1;
delay();
sda=1;
delay();
}
//***************************************************************************
void respons() //应答 SCL在高电平期间，SDA被从设备拉为低电平表示应答
{
uchar i;
scl=1;
delay();
//至多等待250个CPU时钟周期
while((sda==1)&&(i<250))i++;
scl=0;
delay();
}
//***************************************************************************
void init()//总线初始化 将总线都拉高一释放总线 发送启动信号前，要先初始化总线。即总有检测到总线空闲才开始发送启动信号
{
sda=1;
delay();
scl=1;
delay();
}
//***************************************************************************
void write_byte(uchar date) //写一个字节
{
uchar i,temp;
temp=date;
for(i=0;i<8;i++)
{
temp=temp<<1;
scl=0;//拉低SCL，因为只有在时钟信号为低电平期间按数据线上的高低电平状态才允许变化；并在此时和上一个循环的scl=1一起形成一个上升沿
delay();
sda=CY;
delay();
scl=1;//拉高SCL，此时SDA上的数据稳定
delay();
}
scl=0;//拉低SCL，为下次数据传输做好准备
delay();
sda=1;//释放SDA总线，接下来由从设备控制，比如从设备接收完数据后，在SCL为高时，拉低SDA作为应答信号
delay();
}
//***************************************************************************
uchar read_byte()//读一个字节
{
uchar i,k;
scl=0;
delay();
sda=1;
delay();
for(i=0;i<8;i++)
{
scl=1;//上升沿时，IIC设备将数据放在sda线上，并在高电平期间数据已经稳定，可以接收啦
delay();
k=(k<<1)|sda;
scl=0;//拉低SCL，使发送端可以把数据放在SDA上
delay();
}
return k;
}
//***************************************************************************
void write_add(uchar address,uchar date)//任意地址写一个字节
{
start();//启动
write_byte(0xa0);//发送从设备地址
respons();//等待从设备的响应
write_byte(address);//发出芯片内地址
respons();//等待从设备的响应
write_byte(date);//发送数据
respons();//等待从设备的响应
stop();//停止
}
//***************************************************************************
uchar read_add(uchar address)//读取一个字节
{
uchar date;
start();//启动
write_byte(0xa0);//发送发送从设备地址 写操作
respons();//等待从设备的响应
write_byte(address);//发送芯片内地址
respons();//等待从设备的响应
start();//启动
write_byte(0xa1);//发送发送从设备地址 读操作
respons();//等待从设备的响应
date=read_byte();//获取数据
stop();//停止
return date;//返回数据
}http://www.cnblogs.com/BitArt/archive/2013/05/28/3103917.html
Linux
I2C驱动完全分析ARM（一）
博主按：其实老早就想写这个I2C的了，期间有各种各样的事情给耽误了。借着五一放假的时间把这个写出来，供同志们参考。以后会花一些时间深入研究下内核，虽然以前对内核也有所了解，但是还不系统。I2C的硬件结构并不复杂，一个适配器加几个设备而已。Linux下驱动的体系结构看着挺复杂，实际也是比较简单的。在本文中我还是使用实际的例子，结合硬件和软件两个方面来介绍。希望能给初学的同志们一些帮助，另外抛砖引玉，希望高手能给一些指点。话不多说，开整！~
本文用到的一些资源：
1. Source Insight软件
2. mini2440原理图。 下载地址http://wenku.baidu.com/view/0521ab8da0116c175f0e48fe.html
3. S3C2440 datasheet
4. AT24C08 datasheet
5. Bq27200 datasheet
6. kernel 2.6.31中的At24.c ，Bq27x00_battery.c和i2c-s3c2410.c
7. mini2440的板文件mach-mini2440.c
8. 参考资料：《linux设备驱动开发详解（第2版）》 by 宋宝华
本文的结构：
第一部分：At24C08驱动
1. mini2440中at24c08的电气连接
2. Linux中I2C驱动框架分析
3. I2C总线驱动代码分析
4. at24c08驱动代码分析
第二部分：Bq27200驱动
1. Bq27200的典型应用电路
2. 主要分析一下ba27x00的代码，对比at24c08来加深理解。
---------------------我是分割线----------------------
第一部分
1. mini2440中at24c08的电气连接及其板文件
如下图。
24C08的I2C接口是与2440的IICSCL/IICSDA直接相连的。在2440内部集成了一个I2C控制器，可以通过寄存器来控制它。先来和这四个寄存器混个脸熟吧，后面分析时还会经常用到这四个寄存器。
在mini2440的板文件中可以找到关于at24c08的内容，如下：
/*
* I2C devices
*/
static struct at24_platform_data at24c08 = {
.byte_len = SZ_8K / 8,
.page_size = 16,
};
static struct i2c_board_info mini2440_i2c_devs[] __initdata = {
{
I2C_BOARD_INFO("24c08", 0x50),
.platform_data = &at24c08,
},
};
static void __init mini2440_init(void)
{
... ...
i2c_register_board_info(0, mini2440_i2c_devs,
ARRAY_SIZE(mini2440_i2c_devs));
... ...
}
可以看出，在mini2440的init函数中注册了一个i2c的设备，这个设备我们使用了一个结构体i2c_board_info来描述。这个结构体定义在i2c.h文件中。如下：
struct i2c_board_info {
char type[I2C_NAME_SIZE];
unsigned short flags;
unsigned short addr;
void *platform_data;
struct dev_archdata *archdata;
int irq;
};
其中的platform_data又指向一个at24_platform_data结构体。
以上只是at24c08的部分，在板文件中还可以看到关于2440内部i2c控制器的部分，如下：
static struct platform_device *mini2440_devices[] __initdata = {
... ...
&s3c_device_i2c0,
... ...
};
static void __init mini2440_init(void)
{
... ...
platform_add_devices(mini2440_devices, ARRAY_SIZE(mini2440_devices));
... ...
}
其中s2c_device_i2c0定义在arch/arm/plat-s3c/Dev-i2c0.c中（在同一目录下还可以看到很多Dev-开头的c文件，都是2440内部集成的各种设备），仔细看下面的代码再对比2440的datasheet就可以很清楚的知道：
* 控制器的IO起始地址为S3C_PA_IIC =0x54000000，大小是4K，中断号是43 = IRQ_IIC S3C2410_IRQ(27)
* 控制器名是"s3c2410-i2c"
static struct resource s3c_i2c_resource[] = {
[0] = {
.start = S3C_PA_IIC,
.end = S3C_PA_IIC + SZ_4K - 1,
.flags = IORESOURCE_MEM,
},
[1] = {
.start = IRQ_IIC,
.end = IRQ_IIC,
.flags = IORESOURCE_IRQ,
},
};
struct platform_device s3c_device_i2c0 = {
.name = "s3c2410-i2c",
#ifdef CONFIG_S3C_DEV_I2C1
.id = 0,
#else
.id = -1,
#endif
.num_resources = ARRAY_SIZE(s3c_i2c_resource),
.resource = s3c_i2c_resource,
};
2. Linux中I2C驱动框架分析
这部分是本文的重点部分。根据上面的电气连接关系我们可以看出，我们要想操作24c08，必须要做两方面的驱动。
第一方面： 2440中I2C控制器的驱动，有了这部分驱动，我们才可以操作控制器来产生I2C的时序信号，来发送数据和接收数据。
第二方面： 24C08的驱动，有了这部分驱动，才能使用控制器正确操作芯片，来读取和存放数据。
在Linux系统中，对上边第一方面的实现叫做I2C总线驱动，对第二方面的实现叫做I2C设备驱动。一般来说，如果CPU中集成了I2C控制器并且Linux内核支持这个CPU，那么总线驱动方面就不用我们操心了，内核已经做好了。但如果CPU中没有I2C控制器，而是外接的话，那么就要我们自己实现总线驱动了。对于设备驱动来说，一般常用的驱动也都包含在内核中了，如果我们用了一个内核中没有的芯片，那么就要自己来写了。
Linux中I2C体系结构如下图所示（图片来源于网络）。图中用分割线分成了三个层次：用户空间（也就是应用程序），内核（也就是驱动部分）和硬件（也就是实际物理设备，这里就是2440中的i2c控制器和at24c08）。这个够清晰了吧？我们现在就是要研究中间那一层。
由上图我们还可以看出哪些信息呢？
1). 可以看到几个重要的组成部分，它们是：Driver，Client，i2c-dev，i2c-core，Algorithm，Adapter。这几个部分在内核中都有相应的数据结构，定义在i2c.h文件中，尽量避免粘贴打断代码来凑数，就不贴出来了。简要概括一下每个结构体的意义。
Driver --> struct i2c_driver
这个结构体对应了驱动方法，重要成员函数有probe，remove，suspend，resume。
还包括一个重要的数据结构: struct i2c_device_id *id_table; 如果驱动可以支持好几个设备，那么这里面就要包含这些设备的ID
Client --> struct i2c_client
应用程序是选择性失明的，它只能看到抽象的设备文件，其他部分都是看不见的。图中只有Client与应用程序有联系，所以我们可以大胆得出结论：这个Client是对应于真实的物理设备，在本文就是at24c08。 所以很显然这个结构体中的内容应该是描述设备的。包含了芯片地址，设备名称，设备使用的中断号，设备所依附的控制器，设备所依附的驱动等内容。
Algorithm -->struct i2c_algorithm
Algorithm就是算法的意思。在这个结构体中定义了一套控制器使用的通信方法。其中关键函数是master_xfer()。我们实际工作中的重要一点就是要实现这个函数。
int (*master_xfer)(struct i2c_adapter *adap, struct i2c_msg *msgs, int num);
Adapter --> struct i2c_adapter
这个结构体对应一个控制器。其中包含了控制器名称，algorithm数据，控制器设备等。
2). 可以看出，i2c-core起到了关键的承上启下的作用。事实上也是这样，我们将从这里展开来分析。源代码位于drivers/i2c/i2c-core.c中。在这个文件中可以看到几个重要的函数。
*增加/删除i2c控制器的函数
int i2c_add_adapter(struct i2c_adapter *adapter)
int i2c_del_adapter(struct i2c_adapter *adap)
*增加/删除设备驱动的函数
int i2c_register_driver(struct module *owner, struct i2c_driver *driver)
void i2c_del_driver(struct i2c_driver *driver)
*增加/删除i2c设备的函数
struct i2c_client *
i2c_new_device(struct i2c_adapter *adap, struct i2c_board_info const *info);
void i2c_unregister_device(struct i2c_client *client)
注：在2.6.30版本之前使用的是i2c_attach_client()和i2c_detach_client()函数。之后attach被merge到了i2c_new_device中，而detach直接被unresister取代。实际上这两个函数内部都是调用了device_register()和device_unregister()。源码如下：
*I2C传输、发送和接收函数
int i2c_transfer(struct i2c_adapter *adap, struct i2c_msg *msgs, int num);
int i2c_master_send(struct i2c_client *client,const char *buf ,int count);
int i2c_master_recv(struct i2c_client *client, char *buf ,int count);
其中send和receive分别都调用了transfer函数，而transfer也不是直接和硬件交互，而是调用algorithm中的master_xfer()函数，所以我们要想进行数据传输，必须自己来实现这个master_xfer()函数，这是总线驱动开发的重点之一。下面以read()系统调用的流程来简单梳理一下：
http://www.cnblogs.com/armlinux/archive/2011/04/30/2390827.html http://blog.chinaunix.net/uid-24148050-id-120532.html
用示波器对单片机I2C时序进行图形波形分析的试验小结
I2C的概念原理网上都有就不说了，这里只把我把两个开发板通过I2C通讯的调试经验记录分享一下。
I2C要求要有一个主设备，负责发起请求和控制时钟；其它为从设备，通过设备ID地址来识别并响应主设备请求。主从设备要轮流控制SDA。一开始我没搞明白这一点，直接加了写I2C数据代码，然后用示波器在SDA和SCL脚测量，却只能找到些凌乱的波形，没有预期的效果。后来把从设备接上，两边写好代码，互相有了响应，这才在示波器上看到波形。
这里我找了一个主设备往从设备写数据的例子，代码如下：
char buf[128];
int len;
strcpy(buf,"..huz_hello_i2c/n");
len=strlen(buf);
//deviceid: 0x3c
write_i2c(0x3c, buf , len);
接收端的代码比较简单，就不贴了。
将示波器的X和Y分别接到SDA和SCL，得到波形并分析如图：
从图中可知时序如下：
由主机发起，在SCL为高电平时，SDA由高到低切变，形成开始信号；
接着是7位地址和一位读写标志，这里7位地址为0111100，即0x3c，正是我们代码中设置的地址ID；最后一位为0表示写操作；
接着在下一个时钟，主机以高电平状态释放SDA，这时从机响应，将SDA拉低了；
接着是两个8位数据00101110与响应，即0x2E，正是“.”号的ASCII码，符合预期输出；
还有其它数据和最后的停止位，图中被截掉了。
从图中可知，纵向一格是200mV，则SDA和SCL的电平大概就是350mV；由于信号笔上设置了信号x10，因此实际电平应该大概是3.5V（理论上应该是3.3V）。横向一格是25us，10个时钟周期大概用了4格，即4x25us=100us，平均每个时钟周期是10us，可算出传输频率为1/10us=100,000/s，即100k bps。
另外，对于读从设备内容，基本流程是主设备先往从设备写一个命令，然后再输出读取命令，然后才由从设备发送数据。过程类似，不再具体分析了。
下图示例中，主机先向从机写了一个地址命令，然后重新开始并进入读取周期。
分析波形可检测出I2C通信工作是否正常，是否符合预期，对我们编程调试诊断有辅助作用。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- I2C总线
- I2C总线学习1
- SPI、I2C、UART三种串行总线的原理、区别及应用
- I2C之知(五)--I2C总线的10bit地址以及通用广播地址
- I2C总线之(三)---以C语言理解IIC
- i2c总线协议
- Linux设备驱动之——I2C总线
- I2C与SPI总线简介
- 数字接口（续）——I2C 总线
- I2C总线模拟（郭天祥视屏）
- linux gpio模拟i2c的使用/用GPIO模拟I2C总线-3
- 嵌入式 I2C总线协议
- COM载板设计之三：I2C总线及其他信号
- I2C总线之(一)---概述
- 2014-04-12 i2c总线驱动程序__
- STM32F4XX中断方式通过IO模拟I2C总线Master模式
- I2C总线协议详解
- 四翼——I2C总线
- I2C总线信号时序总结
- I2C子系统之I2C总线时钟频率设置