verilog 编写代码的顺序问题
2017-04-21 09:50
323 查看
项目中遇到需要3个计数器依次依赖计数
具体如下:puse_cnt==N 触发ck_cnt++;
ck_cnt==M 触发f_cnt++;
贴上代码:
但实际出来的波形是这样:
在网上找到了防止FPGA设计综合后优化的文章,转载一下:http://blog.csdn.net/qingfengtsing/article/details/7089236
于是代码变成这样:
结果是一样,计数效果没有出来。
----------------------------------------------------------------------------------------分割线--------------------------------------------------------------------------------------------------------------
好吧,此时怀疑是否代码位置会对结果造成影响,
果断调换位置:
果然如此,贴上最终效果:
PS:看来verilog还是有一定的顺序要求的。
非常讨厌quartus的变量定义和modulesim的变量定义要求,前者不限制位置,后者强制限制位置。
把一堆变量全部放在一个地方,不知道你喜不喜欢,反正我不喜欢!
具体如下:puse_cnt==N 触发ck_cnt++;
ck_cnt==M 触发f_cnt++;
贴上代码:
但实际出来的波形是这样:
在网上找到了防止FPGA设计综合后优化的文章,转载一下:http://blog.csdn.net/qingfengtsing/article/details/7089236
于是代码变成这样:
结果是一样,计数效果没有出来。
----------------------------------------------------------------------------------------分割线--------------------------------------------------------------------------------------------------------------
好吧,此时怀疑是否代码位置会对结果造成影响,
果断调换位置:
果然如此,贴上最终效果:
PS:看来verilog还是有一定的顺序要求的。
非常讨厌quartus的变量定义和modulesim的变量定义要求,前者不限制位置,后者强制限制位置。
把一堆变量全部放在一个地方,不知道你喜不喜欢,反正我不喜欢!
相关文章推荐
- Assign Shape中的代码顺序问题
- Verilog代码编写规范小结
- 问题1:java中没有实现这种“byte a = 0xB2 --> String b = “B2””转换的简单实现需要自己实现。 答:自己编写的转换函数,思路将byte的高低4位分开,分别转换为对应的字符然后合成返回的字符串。 java 代码 1.
- CSS代码编写顺序推荐
- ubuntu下使用eclipseCDT编写的C代码移植到AIX后乱码问题解决
- Verilog代码编写规范-转贴
- 解决问题最重要的习惯不是一直盯着屏幕和编写修改代码,某些时候,阻止你成功的东西恰恰会是过于努力。这时候你需要暂停一下,平缓你的思绪,换一种方法或许能带给你不一样的效果。
- 编写代码时注意命名,命名出现问题,能让人郁闷死的.....
- 使用axis编写客户端代码调用webservice的一些问题
- Verilog良好代码编写风格25条
- 代码编写中出现较多的几个问题
- 还在为编写程序代码时的排版问题烦恼吗?当您看完这篇文章后,规范化的编程、漂亮的编程格式将跟您如影随形。
- try{}catch{}finally{} 里的代码的执行顺序问题
- 代码顺序问题
- 【转载】[VHDL+Verilog]良好的代码编写风格(二十五条)
- 关于eclipse编写java代码时不能运行for-each语句的问题
- 对一系列数按顺序的倒置的问题[代码说明]
- 绿化flash无法编写代码的问题解决
- 使用case语句来改善verilog代码中if……else分支过多的问题
- 色度空间转换CSC(RGB转换YCBCR)的可综合verilog代码编写