jtag的针脚定义
2017-02-15 17:11
423 查看
各种参考
http://www.waveshare.net/txt/J-Link_Interface.htm http://www.cnblogs.com/jeakon/archive/2012/10/07/2813683.html https://www.segger.com/interface-description.html
jtag定义如下 标准的jtag是20针脚
![](https://img-blog.csdn.net/20170215163324874?watermark/2/text/aHR0cDovL2Jsb2cuY3Nkbi5uZXQvZ3JvdW5kaGFwcHk=/font/5a6L5L2T/fontsize/400/fill/I0JBQkFCMA==/dissolve/70/gravity/Center)
下面为J-Link接口定义:
JTAG有10pin的、14pin的和20pin的,尽管引脚数和引脚的排列顺序不同,但是其中有一些引脚是一样的,各个引脚的定义如下。
一、引脚定义
TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号,TAP的所有操作都是通过这个时钟信号来驱动的。
TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号,可以控制TAP在不同的状态间相互转换。
TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。
TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的(由TCK驱动)。
这个信号接口在IEEE 1149.1标准里是可选的,并不是强制要求的。TRST可以用来对TAPController进行复位(初始化)。因为通过TMS也可以对TAP Controll进行复位(初始化)。所以有四线JTAG与五线JTAG之分。
接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平(比如3.3V还是5.0V?)
可选项,由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况,为了防止误触发应在目标端加上适当的上拉电阻。
用户自定义输入。可以接到一个IO上,用来接受上位机的控制。
用户自定义输出。可以接到一个IO上,用来向上位机的反馈一个状态
由于JTAG经常使用排线连接,为了增强抗干扰能力,在每条信号线间加上地线就出现了这种20针的接口。但事实上,RTCK、USER IN、USER OUT一般都不使用,于是还有一种14针的接口。对于实际开发应用来说,由于实验室电源稳定,电磁环境较好,干扰不大。
一般来说。最少需要引出五根线可以用作JTAG调试(还有GND 或者VERF,VERF接参考电压3.3)
JTAG_TCK PIN9
JTAG_TMS PIN7
JTAG_TDI PIN5
JTAG_TDO PIN13
JTAG_TRSTN PIN3
GND PIN4
VERF PIN1
http://www.waveshare.net/txt/J-Link_Interface.htm http://www.cnblogs.com/jeakon/archive/2012/10/07/2813683.html https://www.segger.com/interface-description.html
jtag定义如下 标准的jtag是20针脚
下面为J-Link接口定义:
仿真器端口 | 连接目标板 | 备注 |
---|---|---|
1. VCC | MCU电源VCC | VCC |
2. VCC | MCU电源VCC | VCC |
3. TRST | TRST | Test ReSeT/ pin |
4. GND | GND或悬空 | |
5. TDI | TDI | Test Data In pin |
6. GND | GND或悬空 | |
7. TMS, SWIO | TMS, SWIO | JTAG:Test Mode State pin ; SWD: Data I/O pin |
8. GND | GND或悬空 | |
9. TCLK, SWCLK | TMS, SWCLK | JTAG: Test Clock pin ; SWD: Clock pin |
10. GND | GND或悬空 | |
11. RTCK | RTCK | |
12. GND | GND或悬空 | |
13. TDO | TDO | Test Data Out pin |
14. GND | GND或悬空 | |
15. RESET | RESET | RSTIN pin |
16. GND | GND或悬空 | |
17. NC | NC | |
18. GND | GND或悬空 | |
19. NC | NC | |
20. GND | GND或悬空 |
一、引脚定义
Test Clock Input (TCK) -----强制要求1
TCK在IEEE1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号,TAP的所有操作都是通过这个时钟信号来驱动的。
Test Mode Selection Input (TMS) -----强制要求2
TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号,可以控制TAP在不同的状态间相互转换。
Test Data Input (TDI) -----强制要求3
TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。
Test Data Output (TDO) -----强制要求4
TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的(由TCK驱动)。
Test Reset Input (TRST) ----可选项1
这个信号接口在IEEE 1149.1标准里是可选的,并不是强制要求的。TRST可以用来对TAPController进行复位(初始化)。因为通过TMS也可以对TAP Controll进行复位(初始化)。所以有四线JTAG与五线JTAG之分。
(VTREF (VCC)) -----强制要求5 (这里不确定)
接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平(比如3.3V还是5.0V?)
Return Test Clock ( RTCK) ----可选项2
可选项,由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
System Reset ( nSRST)----可选项3
可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况,为了防止误触发应在目标端加上适当的上拉电阻。
USER IN
用户自定义输入。可以接到一个IO上,用来接受上位机的控制。
USER OUT
用户自定义输出。可以接到一个IO上,用来向上位机的反馈一个状态由于JTAG经常使用排线连接,为了增强抗干扰能力,在每条信号线间加上地线就出现了这种20针的接口。但事实上,RTCK、USER IN、USER OUT一般都不使用,于是还有一种14针的接口。对于实际开发应用来说,由于实验室电源稳定,电磁环境较好,干扰不大。
一般来说。最少需要引出五根线可以用作JTAG调试(还有GND 或者VERF,VERF接参考电压3.3)
JTAG_TCK PIN9
JTAG_TMS PIN7
JTAG_TDI PIN5
JTAG_TDO PIN13
JTAG_TRSTN PIN3
GND PIN4
VERF PIN1
相关文章推荐
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各针脚的定义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- JTAG各类接口针脚定义及含义
- 主板常用接口介绍及PS2、USB、DB-9、网卡、串口、并口、VGA针脚定义zz
- 以太网RJ45 针脚定义
- Jlink接口的Jtag和SWD接口定义
- PS2、USB、DB-9、网卡、串口、并口、VGA针脚定义及接口定义图
- DB9和DB25的常用信号脚说明;RS232接口针脚定义
- Jlink接口的Jtag和SWD接口定义