计算机组成原理（大纲）

计算机与计算机系统
冯诺依曼思想（简答）
二进制 
采用存储程序方式：取指令、分析指令、执行指令
五大部件：运算器、控制器、存储器、输入设备和输出设备

计算机系统 
硬件 
主机
主板 
CPU
运算器
控制器

内存储器
RAM
ROM
Cache

系统总线
输入输出接口

外部设备

软件：系统软件和应用软件
计算机语言
机器语言
汇编语言
高级语言

性能指标（选择、填空）
字长
存储容量
吞吐量
响应时间
CPU 时钟周期与主频
CPI
CPU 执行时间
MIPS
MFLOPS

数码系统
计数制及转换
R->10：按位权展开相加
10->R
整数小数分开转换
整数除以R取余，商为0为止，反向书写
小数乘以R取整，直到小数部分为0或取到足够精度为止，正向书写

2->16：四位一组
16->2：每一个十六进制数码转换为对应的二进制数

有符号数：分为符号和数值两个部分，N+1位有符号数的二进制比特位最左一位，用于表示符号，其余 N 位表示数值；0表示+，1表示-
真值：带符号的数
机器数：有符号数的符号数字化后在计算机存储中的数
无符号数
有符号数
定点数

编码方式

浮点数：X=M*R^E，M 为尾数，E 为阶码，R 为基数；尾数决定精度，阶码决定表示范围
规格化：尾数 M 满足1/R<=|M|<=1，即尾数第一位为有效位
编码方式：IEEE754标准⭐️

ACSII 码：0->48，A->65，a->97

运算和运算器
运算器：ALU
定点加减法：补码加减法（计算题）
把原补码的一位符号位扩展成两位，即0变为00，1变为11
[X+Y]补=[X]补+[Y]补

[X-Y]补=[X]补+[-Y]补

运算结果两位符号位不相同，表示产生溢出，结果不正确
01表示结果正溢出
10表示结果负溢出

原码一位乘法（计算题）
[X]原，[Y]原
Zf=Xf+Yf
乘数补0补全10位，最后一位为1加被乘数，为0加0000
加n次右移n次
符号位与数值连接得到最终结果

浮点加减法（计算题）
[X]原，[Y]原：阶码符号位（1）+阶码（3）+尾数符号位（1）+尾数
[X]补，[Y]补 
对阶：小阶对大阶
尾数的加减运算：变形补码
规格化
结果尾数两个符号位的值不同，表明尾数运算结果溢出，应使结果尾数右移一位，阶码值加1
结果尾数两个符号位的值相同，但最高数值位与符号位相同，应重复进行尾数左移和阶码减1，直到最高数值位的值与符号位的值不同为止

舍入
判断溢出：浮点数的溢出是以其阶码的溢出作为依据的。

存储系统
分类
CPU 是否能直接访问
外存储器（外存/辅存）
内存储器（主存储器/内存/主存）

存储介质分类
存储器的读写方式
随机读写存储器（RAM）
静态随机读写存储器（SRAM）
动态随机读写存储器（DRAM）
区别：

只读存储器（ROM）
掩模式只读存储器（ROM）
可编程只读存储器（PROM）
可擦除可编程只读存储器（EPROM）
电可擦除可编程只读存储器（E2PROM）
闪速存储器（Flash Memory）

存储器中信息的可保存性
永久性存储器：外存、ROM等
半永久性存储器：RAM等

存储系统的层次结构：Cache-主存-辅存三级存储结构
性能指标
主存
存储容量
存储速度

辅存
存储容量
记录密度
平均访问时间
数据传输速率

主存与 CPU 之间的硬连接
地址总线：单向
数据总线：双向
控制总线：单向

主存储器的扩展
位扩展：主存储器字数与单个存储芯片的字数相同而位数不同
自扩展：主存储器字数与单个存储芯片的位数相同而字数不同
字位同时扩展：存储器芯片的字数与尾数均不能满足主存储器总容量要求

高速缓冲存储器（Cache）
速度快、容量小、价格高
Cache 中保存着主存内容的副本
命中率

局部性原理：Cache 的工作原理
时间局部性
空间局部性
顺序局部性

指令系统
概念：一台计算机所能执行的全部指令。指令规模的大小决定计算机规模的大小
指令格式
操作码
地址码
三地址指令
二地址指令
单地址指令
零地址指令

SP：堆栈指针寄存器
指令寻址：根据地址码（相对地址）寻找操作数的有效地址；程序计数器（PC）：保存下一条要执行的指令的地址；有效地址EA=基址+变址+位移量
立即数寻址：地址码就是操作数本身；访问内存0次
寄存器寻址：操作数放在CPU内部的寄存器中；访问内存0次
直接寻址：操作数放在内存中
寄存器间接寻址：操作数放在内存中
存储器间接寻址
寄存器相对寻址
基址变址寻址
相对基址变址寻址
隐含寻址

指令系统的发展
CISC：复杂指令系统计算机
RISC：简单指令系统计算机

中央处理器
运算器
算术逻辑运算单元（ALU）

控制器
指令寄存器（IR）
指令译码器（ID）
程序计数器（PC）
程序状态字寄存器（PSW）
寄存器组
时序部件
微操作控制部件
数据通路

CPU的功能
指令控制
操作控制
时间控制
数据加工

时序控制系统：指令周期>机器周期>时钟周期
指令周期：一条指令从取出到执行结束所需的时间
机器周期（CPU 周期）：CPU 范围一次存储器所需的时间
时钟周期：计算机操作的最小时钟单位

控制信号的产生
组合逻辑控制器（硬件）
微程序控制器（软件）

微程序控制器
微命令
微操作
微指令：一组实现一定操作功能的微命令的组合；一个CPU周期对应一条微指令
微程序：许多条微指令组成的序列
微程序存储器：存放微程序的专用存储器，又叫做控制存储器（CM）；速度快，读出周期短

机器指令与微指令的关系：一条机器指令对应一个微程序，由若干条微指令组成
中断
概念：CPU执行主程序过程中，由于某些原因，停止主程序的执行，转而为外部事件或内部原因服务，执行相关的处理程序，待处理完毕后，返回继续执行主程序。
中断优先级
中断类型
中断向量：中断入口地址
中断嵌套
中断屏蔽
断点：下一条要执行指令的地址

中断的过程
中断请求
中断排队
中断响应
发出信号
关中断
保护断点
执行中断服务程序

中断处理
保护现场
完成中断处理程序
恢复现场
开中断

中断返回

CPU6个主要寄存器
数据缓冲寄存器（MDR）：存放由内存读出／存入的一条指令或一个数据字
指令寄存器（IR）：保存当前正在执行的一条指令
程序计数器（PC）：存放下一条指令的地址
地址寄存器（MAR）：保存当前CPU所访问的内存单元的地址
累加寄存器（AC）：暂时存放ALU运算的结果
程序状态字寄存器（PSW）：保存算数指令和逻辑指令运行或测试的结果建立的各种条件码内容

人机交互系统
人机交互接口：实现人机交互界面和人机交互设备之间信息交换的部件

      功能：

通信联络
地址译码，设备选择
数据缓冲
数据格式变换
控制命令、状态

I/O端口及编址方式
独立编址：与内存无关，需要设置I/O指令（编码可能重复）
统一编址：与内存一起编址，不需要单独I/O指令

控制方式
直接程序控制方式
无条件传送方式
程序查询方式（有条件传送方式）

中断程序控制方式
直接存储器访问方式：DMA 控制器

总线
总线分类
内部总线
系统总线
地址总线：双向
数据总线：单向
控制总线：每一条是单向，总体上是双向

I/O总线
通信总线

性能指标：带宽
总线判优：仲裁