微机个人笔记-随机存取存储器(RAM)
2016-12-04 16:23
1476 查看
随机存取存储器(RAM)
重点:物理层面(芯片的角度)的地址。
DRAM的特点:由电容构成(电容只要有回路,就有泄漏想象,漏电,所以信息不稳定)
主要特点:
需要定时刷新:定时对存储元进行读或写操作(电容充电、放电)-频率很高。(如今的内存条都是DRAM的)
SRAM(静态随机存取存储器):由双稳态电路构成,存储信息稳定
示例芯片:SRAM 6264
SRAM 6264:
容量:8K*8b(8K:指芯片上有8K个单元。8b指一字节)
主要引线:
地址线:A0~A12(address)--2^13=8K
数据线:D0~D7(data)
输出允许信号:#OE(#指低电平有效)
写允许信号:#WE
片选信号:#CS1,CS2(只有#CS1和CS都有效时,芯片才被激活)
6264芯片与系统的连接
存储器芯片与系统的连接分为两部分:
1.确定要访问的存储芯片
2.找到芯片后,寻找该芯片上访问单元
注:用芯片的13位地址编码A0~A12寻址片内的每个单元
译码电路设计
译码:将输入的一个高位地址信号通过变换,产生一个有效的输出信号,用于选中某一个存储器芯片,从而确定了该存储器芯片在内存中的地址范围
译码方式
全地址译码:用全部的高位地址信号作为译码信号,使得存储器芯片的每一个单元都占据一个唯一的内存地址(无浪费任何地址单元,都被有效的利用在但线路设计复杂)
例:已知某SRAM6264芯片在内存中的地址为:3E000H~3FFFFH。试画出将该芯片连接到系统的译码电路。
设计步骤:
1.写出地址范围的二进制表示
2.确定各高位地址状态
3.设计译码器。
思路:只要让A13~A19用某个译码器让其输出为0
部分地址译码
用部分高位地址信号(不是全部)作为译码信号,使得被选中的存储器芯片占有几组不同地址范围。
重点:物理层面(芯片的角度)的地址。
DRAM的特点:由电容构成(电容只要有回路,就有泄漏想象,漏电,所以信息不稳定)
主要特点:
需要定时刷新:定时对存储元进行读或写操作(电容充电、放电)-频率很高。(如今的内存条都是DRAM的)
SRAM(静态随机存取存储器):由双稳态电路构成,存储信息稳定
示例芯片:SRAM 6264
SRAM 6264:
容量:8K*8b(8K:指芯片上有8K个单元。8b指一字节)
主要引线:
地址线:A0~A12(address)--2^13=8K
数据线:D0~D7(data)
输出允许信号:#OE(#指低电平有效)
写允许信号:#WE
片选信号:#CS1,CS2(只有#CS1和CS都有效时,芯片才被激活)
6264芯片与系统的连接
存储器芯片与系统的连接分为两部分:
1.确定要访问的存储芯片
2.找到芯片后,寻找该芯片上访问单元
注:用芯片的13位地址编码A0~A12寻址片内的每个单元
译码电路设计
译码:将输入的一个高位地址信号通过变换,产生一个有效的输出信号,用于选中某一个存储器芯片,从而确定了该存储器芯片在内存中的地址范围
译码方式
全地址译码:用全部的高位地址信号作为译码信号,使得存储器芯片的每一个单元都占据一个唯一的内存地址(无浪费任何地址单元,都被有效的利用在但线路设计复杂)
例:已知某SRAM6264芯片在内存中的地址为:3E000H~3FFFFH。试画出将该芯片连接到系统的译码电路。
设计步骤:
1.写出地址范围的二进制表示
2.确定各高位地址状态
3.设计译码器。
思路:只要让A13~A19用某个译码器让其输出为0
部分地址译码
用部分高位地址信号(不是全部)作为译码信号,使得被选中的存储器芯片占有几组不同地址范围。
相关文章推荐
- 微机个人笔记-中断
- 微机个人笔记-半导体存储器(芯片的角度)概述
- 微机个人笔记-存储单元编址
- 个人学习笔记
- 个人学习笔记(一)
- 今天开设个人博客,作为我的学习笔记
- 密码学个人简要笔记
- 本BLOG定向为个人学习笔记!
- 个人思科学习笔记总结
- Linux服务器配置学习材料 (个人学习笔记,代替书签)
- JSON学习个人笔记(一)
- C语言个人学习笔记
- Linux负载均衡专题(个人心得和笔记按照下面的步骤就能建立可用的集群)
- spring整合struts---个人笔记
- c# 关于string与控件id的转换问题(个人笔记)
- 优秀课件笔记之微机环境
- ArcGIS 9.2 笔记(2):Personal ArcSDE,个人ArcSDE
- Javascript 个人笔记(没有整理,很乱)
- C语言总结-个人学习笔记
- spring整合hibernate实现声明式事物---个人笔记