时序逻辑和组合逻辑的区别
2016-12-01 10:37
351 查看
暂时想到这么多,以后再补充!
1、简单说,组合逻辑只跟当前的状态有关系,例如一根导线 + 逻辑门的组合,输出取决于当前时刻的输入,考虑门延时的话另说。
2、时序逻辑的状态跟之前状态、边沿信号有关,边沿信号没来之前,输出保持之前的输入;边沿信号来时,输出状态跟随输入信号变化。
组合逻辑:always@(敏感信号)或者always@(*),组合逻辑相当于组合电路,与或非门组成的电路,其输出至于当前状态有关,与其他输入状态的函数无关,不涉及信号调变处理(组合逻辑竞争冒险:只要输入信号同时变化,组合逻辑必然产生毛刺)。
时序逻辑:always@(时钟边沿)是时序电路,输出不仅与当前状态有关,在时钟跳变时才变化,如D触发器。
1、简单说,组合逻辑只跟当前的状态有关系,例如一根导线 + 逻辑门的组合,输出取决于当前时刻的输入,考虑门延时的话另说。
2、时序逻辑的状态跟之前状态、边沿信号有关,边沿信号没来之前,输出保持之前的输入;边沿信号来时,输出状态跟随输入信号变化。
组合逻辑:always@(敏感信号)或者always@(*),组合逻辑相当于组合电路,与或非门组成的电路,其输出至于当前状态有关,与其他输入状态的函数无关,不涉及信号调变处理(组合逻辑竞争冒险:只要输入信号同时变化,组合逻辑必然产生毛刺)。
时序逻辑:always@(时钟边沿)是时序电路,输出不仅与当前状态有关,在时钟跳变时才变化,如D触发器。
相关文章推荐
- FPGA学习之组合逻辑 与时序逻辑
- 组合逻辑和时序逻辑
- 组合逻辑,时序逻辑,触发器的同步和非同步复位
- 组合逻辑 和 时序逻辑
- verilog编程,请把时序逻辑和组合逻辑彻底分开!
- Verilog组合逻辑和时序逻辑的比较
- 组合逻辑的Glitch与时序逻辑的亚稳态
- FPGA组合逻辑和时序逻辑
- 时序逻辑和组合逻辑的RTL的对照表
- 时序逻辑、组合逻辑,我不再怕你了
- FPGA中组合逻辑和时序逻辑的区别
- 逻辑坐标和设备坐标的区别
- 算术移位与逻辑移位有什么区别?
- 算术移位与逻辑移位有什么区别? 其他开发语言 / 汇编语言 - CSDN社区 community.csdn.net
- UML中的聚合和组合的细微区别
- 组合,关联,聚合的区别
- UML类图中"聚合"与"组合"的区别
- 关联--依赖、组合--聚合 联系与区别:
- 关联--依赖、组合--聚合 联系与区别
- 段页式内存管理中,逻辑地址,线性地址,物理地址的区别