verilog hdl 分频器
2016-03-15 22:57
225 查看
晶振时钟频率为50MHz，欲得到4Hz的频率，就要进行50MHz/4Hz=12.5M次分频（晶振时钟周期为20ns，欲得到0.25s的时钟周期信号，就要进行0.25s/20ns=12.5M次分频）。时钟翻转要等待的时间为0.125s，则0.125s=20ns*（12.5M/2），所以需要等待12.5M/2次，即50MHz/4Hz/2次时钟上升沿跳变。容易得到分频器的条件公式：
p==晶振频率/2/欲得到的时钟频率 - 1；（p为整型计数值，从零开始计数）
module div(
input clk,
output reg clk_4Hz
);
integer p;
always @(posedge clk)
begin
if(p==25000000/4 - 1)
begin
p=0;
clk_4Hz <= ~clk_4Hz;
end
else
p = p + 1;
end
endmodule
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- 关于Verilog HDL的一些技巧、易错、易忘点（不定期更新）
- FPGA Verilog HDL 系列实例--------步进电机驱动控制
- Verilog HDL-1
- Verilog HDL常用的行为仿真描述语句（五）
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的资源（六）
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例（七）
- 用verilog语言写的任意整数的分频器
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--系统建模（二十三）
- 【FPGA黑金开发板】Verilog HDL那些事儿--倾向并行操作（三）
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--VGA驱动（十）
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--RTC系统（二十四）
- 【连载】 FPGA Verilog HDL 系列实例--------乐曲演奏
- 【连载】 FPGA Verilog HDL 系列实例--------4位二进制加减法计数器
- 用Verilog HDL写了个sine wave generator
- Verilog HDL简明教程
- Verilog HDL In One Day (Verilog HDL 学习的第一天）
- User Defined Primitives Part-III (of Verilog HDL)
- Verilog HDL 学习篇——任意时钟分频
- Verilog HDL 之 LCD1602英文显示
- verilog分频器设计