TMS320F28335时钟（3） -----总结

表达上或者技术理解上错误，希望指正。

联系邮箱lygofly@163.com

本章对整个TMS320F28335时钟系统做个简要的总结，是对前面凌乱讲解的补充和梳理，希望借此总结可以更全面更彻底的掌握TMS320F28335时钟系统。

1.时钟源

外部时钟信号或者外部晶振震荡信号，具体参见《TMS320F28335时钟1》。

2.时钟产生过程

外部时钟或者外部晶振给F28335提供时钟源OSCCLK，使能F28335片上PLL电路，PLL电路对时钟源信号进行倍频，产生时钟CLKIN（具体操作过程和代码详见《TMS320F28335时钟1》），CLKIN通过CPU产生时钟SYSCLKOUT，SYSCLKOUT经过分频可以产生低速时钟LOSPCLK和高速时钟HISPCLK，最后OSCCLK、CLKIN、SYSCLKOUT、LOSPCLK和HISPCLK给各个模块提供时钟（具体操作过程和代码详见《TMS320F28335时钟2》）。

3.需要时钟信号的片上外设

看门狗电路WatchDog，CPU定时器(3个32位定时器)，1个I2C，2个eCAN总线控制器，SCI(3个异步串行通信控制器)，SPI(1个4线制同步串口)，McBSP(2个多通道缓冲型同步串口),6个PWM单元，6个事件捕捉单元，2个QEP正交编码脉冲，12位ADC(16通道)等。

4.片上外设按输入时钟分组

（1）OSCCLK组：看门狗电路

（2）CLKIN组：CPU

（3）SYSOUTCLK组：I2C、eCAN总线、PWM、eCAP、eQEP、CPU定时器

（4）低速组(LOSPCLK)：SCI，SPI，McBSP

（5）高速组(HISPCLK)：ADC

5.其他时钟

TMS320F2833x提供了时钟输出引脚和外扩接口，因此还有产生了两种时钟，即XCLKOUT和XTIMCLK。默认情况下，XCLKOUT=XTIMCLK/2=SYSCLKOUT/4=OSCCLK/16。特别要注意的是所有的外部扩展访问都是以内部XINTF的时钟XTIMCLK为参考的，所有外部接口的访问都是在XCLKOUT的上升沿开始（具体操作过程和代码详见《TMS320F28335时钟2》）。