arm中的PLL,MPLL,UPLL,FCLK,HCLK,PCLK的作用概述
2015-10-10 10:50
316 查看
前言:
不同公司,不同等级的ARM架构也是有许多共同的地方,因此以最为广泛使用的2440为实例讲解。
一,PLL
S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(phase locked loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。UPLL专用于USB设备,常用频率为48MHz和96MHz。MPLL用于CPU及其他外围器件,用于产生FCLK, HCLK, PCLK三种频率,上电时,PLL并没有被启动,FCLK=Fin=12MHz,若要提高系统时钟,需要软件来启动PLL。
1,FCLK是CPU提供的时钟信号。
2,HCLK是为AHB总线提供的时钟信号, Advanced High-performance Bus,主要用于高速外设,比如内存控制器,中断控制器,LCD控制器, DMA 等。
3,PCLK是为APB总线提供的时钟信号,Advanced Peripherals Bus,主要用于低速外设,比如看门狗,UART控制器, IIS, I2C, SDI/MMC, GPIO,RTC and SPI等。
二,参考文件
1,http://blog.csdn.net/heqiuya/article/details/8021655
2,http://zhidao.baidu.com/link?url=BAvsqdcOAUPbMGVpv8NPjB8bs9HG9wpnKcZy65C0tK-V71W-TGBE0iVcbs3lmlOZbdVKT96d8Mq5iCr2Si6r8gX1aJxlF32GKwDPrrl55UG
不同公司,不同等级的ARM架构也是有许多共同的地方,因此以最为广泛使用的2440为实例讲解。
一,PLL
S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(phase locked loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL(phase locked loop)一个是MPLL,一个是UPLL。UPLL专用于USB设备,常用频率为48MHz和96MHz。MPLL用于CPU及其他外围器件,用于产生FCLK, HCLK, PCLK三种频率,上电时,PLL并没有被启动,FCLK=Fin=12MHz,若要提高系统时钟,需要软件来启动PLL。
1,FCLK是CPU提供的时钟信号。
2,HCLK是为AHB总线提供的时钟信号, Advanced High-performance Bus,主要用于高速外设,比如内存控制器,中断控制器,LCD控制器, DMA 等。
3,PCLK是为APB总线提供的时钟信号,Advanced Peripherals Bus,主要用于低速外设,比如看门狗,UART控制器, IIS, I2C, SDI/MMC, GPIO,RTC and SPI等。
二,参考文件
1,http://blog.csdn.net/heqiuya/article/details/8021655
2,http://zhidao.baidu.com/link?url=BAvsqdcOAUPbMGVpv8NPjB8bs9HG9wpnKcZy65C0tK-V71W-TGBE0iVcbs3lmlOZbdVKT96d8Mq5iCr2Si6r8gX1aJxlF32GKwDPrrl55UG
相关文章推荐
- 嵌入式软件笔试题
- 嵌入式C和汇编混合编程规则——ATPCS规则
- PHP获得微信用户的OpenID,然后再通过OpenID和access_token查询用户信息
- vs2012的c++工程转vs2010
- IOS开发笔记(11)IOS开发之NSLog使用技巧
- C++析构函数为什么要为虚函数
- 【jmeter】jMeter使用Badboy录制Web测试脚本
- 常用SQL语句
- ARM 汇编 伪指令 MACRO及MEND
- SWI中断详解
- ARM_SWP指令用法
- 独自凋零
- ARM数据处理指令中的立即数问题
- 微信红包
- 打开VMware WorkStation没反应的解决办法
- Hadoop I 搭建Linux下Hadoop2.6.0伪分布式环境
- Git详解之二:Git基础
- 字符串处理函数strchr和strstr的实现
- strcpy和memcpy的区别
- 每个程序猿必读的10篇文章