关于orcad生成netlist时出现Conflicting values:错误
2015-08-25 10:37
561 查看
关于orcad生成netlist时出现Conflicting values: AR9344-18X18-BGA-409-C_BGA409_(S1+S2+S3+S4+S5+S6+S7+S8)_AR9344-18X18-BGA-409-C & AR9344-18X18-BGA-409-C_BGA409_AR9344-18X18-BGA-409-C
Property values of "Device","PCB FootPrint", "Class" and "Value" should be identical
跟网上的解决方法类似,只不过是我遇到是封装中不同part有些属性值不一样。
下面引用别人的解决办法
在Capture CIS中完成原理图编辑修改后,导出网表时,出现了以下错误:
#192 ERROR(ORCAP-36004): Conflicting values of part name found on different sections of "U1".
Conflicting values: EP4CE75F23C8N_FG484_1D0_12X12MM_(S1+S2+S3+S4)_EP4CE75F23C8N & EP4CE75F23C8N_4_FG484_1D0_12X12MM_(S1+S2+S3+S4)_EP4CE75F23C8N
Property values of "Device","PCB FootPrint", "Class" and "Value" should be identical
on all sections of the part.
#193 ERROR(ORCAP-36018): Aborting Netlisting... Please correct the above errors and retry.
问题出现情况:
在CIS中,我要对其中一个元件的原理图封装进行了一点修改(更改芯片的一个引脚名),该FPGA元件分为4个Part,右键点击需要更改引脚的Part4,选择Edit Part。
完成编辑后Close,弹出窗口选择Update Current;原理图保存生成网表时,却出现了以上的错误。
问题解决:
1、右键点击刚修改过的FPGA元件的Part4,点击Edit Part,进入元件编辑界面,跳转到该元件的Part4;
2、然后选择Options -> Package Properties,如下图所示:
![](http://upload.semidata.info/www.eefocus.com/blog/media/201304/288675.jpg)
3、弹出如下窗口;
![](http://upload.semidata.info/www.eefocus.com/blog/media/201304/288676.jpg)
注意到该Part Name变成了EP4CE75F23C8N_4,多了个尾缀_4,将该尾缀去掉,保存并更新元件;
然后再导出网表,以上出现的错误问题解决。
小结:
出现以上问题的根源是:在编辑完元件后,软件自动将该Part部分的Name添加了尾缀_4,导致该Part部分与其它三个Part名称不同,但是它们其它的属性(如:Device、PCB FootPrint、Class、Value等)又都是相同的,造成冲突。
按照以上方法更改相关Part名称后,即可解决该问题。
以后在原理图中在线修改元件的原理图封装时(尤其一个元件被划分为多部分时),尤其需注意避免该问题的出现。
Property values of "Device","PCB FootPrint", "Class" and "Value" should be identical
跟网上的解决方法类似,只不过是我遇到是封装中不同part有些属性值不一样。
下面引用别人的解决办法
在Capture CIS中完成原理图编辑修改后,导出网表时,出现了以下错误:
#192 ERROR(ORCAP-36004): Conflicting values of part name found on different sections of "U1".
Conflicting values: EP4CE75F23C8N_FG484_1D0_12X12MM_(S1+S2+S3+S4)_EP4CE75F23C8N & EP4CE75F23C8N_4_FG484_1D0_12X12MM_(S1+S2+S3+S4)_EP4CE75F23C8N
Property values of "Device","PCB FootPrint", "Class" and "Value" should be identical
on all sections of the part.
#193 ERROR(ORCAP-36018): Aborting Netlisting... Please correct the above errors and retry.
问题出现情况:
在CIS中,我要对其中一个元件的原理图封装进行了一点修改(更改芯片的一个引脚名),该FPGA元件分为4个Part,右键点击需要更改引脚的Part4,选择Edit Part。
完成编辑后Close,弹出窗口选择Update Current;原理图保存生成网表时,却出现了以上的错误。
问题解决:
1、右键点击刚修改过的FPGA元件的Part4,点击Edit Part,进入元件编辑界面,跳转到该元件的Part4;
2、然后选择Options -> Package Properties,如下图所示:
![](http://upload.semidata.info/www.eefocus.com/blog/media/201304/288675.jpg)
3、弹出如下窗口;
![](http://upload.semidata.info/www.eefocus.com/blog/media/201304/288676.jpg)
注意到该Part Name变成了EP4CE75F23C8N_4,多了个尾缀_4,将该尾缀去掉,保存并更新元件;
然后再导出网表,以上出现的错误问题解决。
小结:
出现以上问题的根源是:在编辑完元件后,软件自动将该Part部分的Name添加了尾缀_4,导致该Part部分与其它三个Part名称不同,但是它们其它的属性(如:Device、PCB FootPrint、Class、Value等)又都是相同的,造成冲突。
按照以上方法更改相关Part名称后,即可解决该问题。
以后在原理图中在线修改元件的原理图封装时(尤其一个元件被划分为多部分时),尤其需注意避免该问题的出现。
相关文章推荐
- PCB layout - ARM平台布板小结
- allegro 遇到的问题汇总 避免忘记
- allegro使用汇总
- (转)Allegro小技巧
- allegro 使用技巧
- cadence -- allegro和ad9之间的转换
- Allegro设置十字大光标
- OrCAD Capture CIS与Allegro交互布局
- Cadence OrCad Allegro SPB 16.6 下载及安装破解指南
- Cadence Allegro小技巧-从外部文本文件添加文本
- allegro导出元件位置文件
- IC设计基础系列之低功耗篇2:(数字IC)低功耗设计入门(二)——功耗的分析
- allegro 指定gerber生成路径
- cadence 重装后右键打开方式问题
- Allegro 卡顿问题解决
- Allegro制作4层PCBA板的练习-非接触式传感器
- ALLEGRO-DRC-错误代码
- allegro
- pads 转 allegro
- allegro strock命令