usb工业相机之硬件设计-双缓冲-双端口sdram-fpga
2015-04-19 16:08
459 查看
usb工业相机之硬件设计-双缓冲-双端口sdram-fpga
在前期的产品设计中,采用cb提供的结构,68013直接操作摄像头,iic配置摄像头寄存器,板载晶振提供时钟,摄像头的pclk直接接ifclk。
这样的好处在于成本最低,
缺点是帧率有限,实测ov7725及ov7670 在raw格式下帧率最高在50fps左右,再高就有错位了。
因为fifo时钟有限值,最高是48Mhz,所以pclk不能高于48Mhz,其实在24Mhz以上就很难工作稳定了,因为无fpga控制,写入fifo数据,未按时读出,导致溢出,以至于数据丢失。。
所以像素也很难提高,目前实测最高像素为1280*1024 帧率约8fps。
于是不得不进行以下设计
1、fifo控制,写fifo的时候满判断,如果写满,则停止写入
2、而sensor是主动时钟,像素持续输出,如68013的fifo写满,则应把当前的数据缓存起来,
3、因为各自sensor像素尺寸不同,需要缓存的像素大小不确定,所以按照最大处理,不得不选择sdram,至少可以存1副完整图片
参考cb VGA—sdram例程
双端口sdram
coms写端口
68013读端口
68013 ifclk时钟=读时钟
68013的fifo满的时候,禁止读端口使能,即终止对68013发数据,待到满标志结束又继续开始
此模型实现的是异步读写,即摄像头的帧率不等于显示的帧率。显示的帧率与usb设备或电脑相关,性能好即帧率高
实测
![](http://images.cnitblog.com/blog2015/724662/201504/191606371671991.jpg)
VGA模式 16bit rgb565 帧率可达 66fps raw格式即可达132fps,基本达到预期效果,上图为使用模拟数据测试效果。
昨天和老许折腾一天,终于搞定,感谢网友:许-sir 提供fpga程序支持!
参考硬件
http://item.taobao.com/item.htm?spm=a1z10.3-c.w4002-2707874652.27.fvFevQ&id=43769007820
下载资料:
链接:http://pan.baidu.com/s/1sjqhcoH 密码:i609 【手册】
在前期的产品设计中,采用cb提供的结构,68013直接操作摄像头,iic配置摄像头寄存器,板载晶振提供时钟,摄像头的pclk直接接ifclk。
这样的好处在于成本最低,
缺点是帧率有限,实测ov7725及ov7670 在raw格式下帧率最高在50fps左右,再高就有错位了。
因为fifo时钟有限值,最高是48Mhz,所以pclk不能高于48Mhz,其实在24Mhz以上就很难工作稳定了,因为无fpga控制,写入fifo数据,未按时读出,导致溢出,以至于数据丢失。。
所以像素也很难提高,目前实测最高像素为1280*1024 帧率约8fps。
于是不得不进行以下设计
1、fifo控制,写fifo的时候满判断,如果写满,则停止写入
2、而sensor是主动时钟,像素持续输出,如68013的fifo写满,则应把当前的数据缓存起来,
3、因为各自sensor像素尺寸不同,需要缓存的像素大小不确定,所以按照最大处理,不得不选择sdram,至少可以存1副完整图片
参考cb VGA—sdram例程
双端口sdram
coms写端口
68013读端口
68013 ifclk时钟=读时钟
68013的fifo满的时候,禁止读端口使能,即终止对68013发数据,待到满标志结束又继续开始
此模型实现的是异步读写,即摄像头的帧率不等于显示的帧率。显示的帧率与usb设备或电脑相关,性能好即帧率高
实测
![](http://images.cnitblog.com/blog2015/724662/201504/191606371671991.jpg)
VGA模式 16bit rgb565 帧率可达 66fps raw格式即可达132fps,基本达到预期效果,上图为使用模拟数据测试效果。
昨天和老许折腾一天,终于搞定,感谢网友:许-sir 提供fpga程序支持!
参考硬件
http://item.taobao.com/item.htm?spm=a1z10.3-c.w4002-2707874652.27.fvFevQ&id=43769007820
下载资料:
链接:http://pan.baidu.com/s/1sjqhcoH 密码:i609 【手册】
相关文章推荐
- FPGA中双向端口的设计原理及仿真
- Nios II 嵌入式系统硬件设计(一)之SDRAM Controller参数设置
- 【iCore3 双核心板_FPGA】实验二十七:基于SDRAM的TFT驱动器的设计
- 软硬件设计中工业设计和Quality杂谈
- FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 (实现最大的利用价值)
- FPGA设计之硬件篇(一)
- ALTERA的EP3C5/EP3C10系列FPGA硬件设计一些小细节
- usb设备的硬件设计体会
- 【iCore3 双核心板_FPGA】实验二十八:基于SDRAM 的VGA 驱动器的设计
- USB在硬件设计是的注意事项
- Window XP驱动开发(十一) USB2.0 芯片CY7C68013A+FPGA实现的高速传输系统设计(软件及硬件)
- Verilog-FPGA硬件电路设计之一——if语句优先级问题
- 基于FPGA与DDR2 SDRAM的大容量异步FIFO缓存设计
- 利用FPGA和USB总线的视频图像的采集与处理系统设计
- Verilog-FPGA硬件电路设计之一——if语句优先级(always块中的阻塞赋值生成的组合逻辑电路是按照顺利执行的)
- 《圈圈教你玩USB》 第二章 USB 硬件系统设计_测试程序的编写和调试——看书笔记
- 关于FPGA设计仿真和硬件实测不一致问题的讨论
- 硬件系统设计:该用FPGA来做呢还是用单片机?
- [Craftor原创]EZ-USB与FPGA的通信接口设计
- FPGA 状态机设计 分类: 硬件开发_FPGA 2014-11-17 11:50 522人阅读 评论(0) 收藏