modelsim仿真fifo和rom时候,输出出现高阻
2014-12-11 11:19
2041 查看
仿真环境: Modelsim 10.1a
仿真内容: 由quartusII 生成的fifo和rom,并进行测试。
出现问题: 仿真fifo和rom时候,输出出现高阻
问题原因: altera 的自带模型需要支持库文件。
解决方法: 找到altera_mf.v和220model.v这2个文件然后把他们一起编译一下就可以了,这两个文件在quartus 安装目录eda/sim_lib下。
注意,将这个两个文件添加之后需要先编译这两个文件,执行一次完全编译,否则不起作用!
modelsim仿真rom怎样能够输出mif文件内容:
【
用Modelsim仿真mif文件初始化(不是hex的)的rom,这时候需要convert_hex2ver.dll
并修改modelsim安装目录下的modelsim.ini中的行为
在 ; List of dynamically loaded objects for Verilog PLI applications 下一行处加
Veriuser = D:/Modeltech/convert_hex2ver.dll
当然,以上路径为你的convert_hex2ver.dll文件所在处。现提供下载
convert_hex2ver.dll:http://files.cnblogs.com/fpga/convert_hex2ver.rar
在用altera的开发板的时候,如果需要是fpga上电自动下载的话,要需要将sof文件转成hexout文件,再使用write2flash使用seral port下载 找了好久找到了write2flash,提供在这儿供大家下载
write2flash.rar:http://files.cnblogs.com/fpga/write2flash.rar
】
仿真时候需要将MIF文件添加到ModelSim仿真工程中!
运行一次编译和仿真后,会看到自动生成的.ver文件,该文件名同你的MIF文件。
就可以了。
仿真内容: 由quartusII 生成的fifo和rom,并进行测试。
出现问题: 仿真fifo和rom时候,输出出现高阻
问题原因: altera 的自带模型需要支持库文件。
解决方法: 找到altera_mf.v和220model.v这2个文件然后把他们一起编译一下就可以了,这两个文件在quartus 安装目录eda/sim_lib下。
注意,将这个两个文件添加之后需要先编译这两个文件,执行一次完全编译,否则不起作用!
modelsim仿真rom怎样能够输出mif文件内容:
【
用Modelsim仿真mif文件初始化(不是hex的)的rom,这时候需要convert_hex2ver.dll
并修改modelsim安装目录下的modelsim.ini中的行为
在 ; List of dynamically loaded objects for Verilog PLI applications 下一行处加
Veriuser = D:/Modeltech/convert_hex2ver.dll
当然,以上路径为你的convert_hex2ver.dll文件所在处。现提供下载
convert_hex2ver.dll:http://files.cnblogs.com/fpga/convert_hex2ver.rar
在用altera的开发板的时候,如果需要是fpga上电自动下载的话,要需要将sof文件转成hexout文件,再使用write2flash使用seral port下载 找了好久找到了write2flash,提供在这儿供大家下载
write2flash.rar:http://files.cnblogs.com/fpga/write2flash.rar
】
仿真时候需要将MIF文件添加到ModelSim仿真工程中!
运行一次编译和仿真后,会看到自动生成的.ver文件,该文件名同你的MIF文件。
就可以了。
相关文章推荐
- 用Modelsim仿真QII FFT IP核的时候出现的Error: Illegal target for defparam
- sysctl -p的时候发现输出出现"net.bridge.bridge-nf-call-ip6tables" is an unknown key
- 关于QUARTUS调用modelsim仿真时出现的闪退问题解决
- ios-解决输出数组和字典中的汉字的时候出现Unicode编码的问题
- modelsim仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"
- 编写html表格输出的时候有时候会出现同一列连续出现两行或者是三行的数据内容一样,并且我们想将这些行合并起来,这个时候我们就需要以下这些代码
- modelsim仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work
- modelsim仿真rom.mif文件配置需要绝对路径
- 每天进步一点点------ModelSim仿真Altera的ROM
- Modelsim仿真MC8051(V1.5)软核时ROM的初始化
- 关于 modelsim仿真时出现No objects found matching '/*'问题
- 使用modelsim直接仿真IP(FIFO)
- 关于modelsim仿真出现红线的问题
- modelsim 仿真时出现# ** Error: (vsim-23) Unable to change to directory path "work".
- 从quatus内部启动modelsim进行后仿真 出现Instantiation of 'mt48lc32m16a2' failed. The design unit was not found.
- modelsim仿真带有mif文件的rom
- modelsim仿真出现:# do {tb_top_sync_2_modQPSK_simulate.do},并且loading...
- 用ModelSim仿真FIFO
- Java读取txt或其他文件以UTF-8格式输出的时候,第一行代码出现“?”乱码的原因及解决方案!
- 怎样在出现错误的时候输出提示信息Err,然后清空对象