MTKl 屏的时钟频率计算
2014-09-20 09:24
836 查看
[FAQ11002] 如何配置DSI时钟频率
[DESCRIPTION]
计算DSI数据速率的方式,以及如何配置时钟clk的方式
[KEYWORD]
dsi、data rate、mipi clk
[SOLUTION]
1、DSI vdo mode下的数据速率data_rate的大致计算公式为:
Data rate= (Height+VSA+VBP+VFP)*(Width+HSA+HBP+HFP)* total_bit_per_pixel*frame_per_second/total_lane_num
2、DSI cmd mode下的数据速率data_rate的大致计算公式为:
Data rate= width*height*1.2* total_bit_per_pixel*frame_per_second/total_lane_num
参数注释:
data_rate : 表示的是数据速率
width,height :屏幕分辨率
VSA VBP VFP :DSI vdo mode的vertical porch配置参数
HSA HBP HFP :DSI vdo mode的horizontal porch配置参数
total_bit_per_pixel :表示的是一个pixel需要用几个bit来表示,比如RGB565的话就是16个bit
frame_per_second :就是我们通常看到的fps,叫做帧率,表示每秒发送多少个帧,一般是60帧每秒
total_lane_num :表示的是data lane的对数。
3、DSI采用的是双边采样,则clk等于数据速率的一半,因此: clk=data_rate/2
有两种配置clk的方式,第一种方式配置四个参数得到,第二种配置方式直接配置频率,建议采用第二种。
第一种方式,通过div分频倍频实现,各个平台略有差异,但是原理基本一致,请参考porting guide,如下举例89平台:
params->dsi.pll_div1 = ; //配置范围为0,1,2,3的时候,对应的div1_real等于1,2,4,4
params->dsi.pll_div2 = ; //配置范围为0,1,2,3的时候,对应的div2_real等于1,2,4,4
params->dsi.fbk_div = ; //范围 0..63
params->dsi.fbk_sel = ; //配置范围为0,1,2,3的时候,对应的fbk_sel_real等于1,2,4,4
输出频率=26MHz*(fbk_div+1)*(2*fbk_sel_real)/(div1_real*div2_real)
第二种方式,直接配置clk大小:
params->dsi.PLL_CLOCK = LCM_DSI_6589_PLL_CLOCK_234;//这里举例89平台,使用一个宏,表示配置的clk等于234MHz。但是在89之后的平台,使用直接配置一个频率数字的方式,比如params->dsi.PLL_CLOCK = 234,表示234MHZ)
4、在lcm porting过程中,这些参数都定义在lcm_drv.h文件中的LCM_DSI_PARAMS结构体中,随着平台的发展,或许有所不同,但是基本原理都是一致的,如何配置clk的大小,请先根据自己的帧率、像素格式、porch值、屏的分辨率、data lane对数等计算出data_rate,然后计算出clk。
[DESCRIPTION]
计算DSI数据速率的方式,以及如何配置时钟clk的方式
[KEYWORD]
dsi、data rate、mipi clk
[SOLUTION]
1、DSI vdo mode下的数据速率data_rate的大致计算公式为:
Data rate= (Height+VSA+VBP+VFP)*(Width+HSA+HBP+HFP)* total_bit_per_pixel*frame_per_second/total_lane_num
2、DSI cmd mode下的数据速率data_rate的大致计算公式为:
Data rate= width*height*1.2* total_bit_per_pixel*frame_per_second/total_lane_num
参数注释:
data_rate : 表示的是数据速率
width,height :屏幕分辨率
VSA VBP VFP :DSI vdo mode的vertical porch配置参数
HSA HBP HFP :DSI vdo mode的horizontal porch配置参数
total_bit_per_pixel :表示的是一个pixel需要用几个bit来表示,比如RGB565的话就是16个bit
frame_per_second :就是我们通常看到的fps,叫做帧率,表示每秒发送多少个帧,一般是60帧每秒
total_lane_num :表示的是data lane的对数。
3、DSI采用的是双边采样,则clk等于数据速率的一半,因此: clk=data_rate/2
有两种配置clk的方式,第一种方式配置四个参数得到,第二种配置方式直接配置频率,建议采用第二种。
第一种方式,通过div分频倍频实现,各个平台略有差异,但是原理基本一致,请参考porting guide,如下举例89平台:
params->dsi.pll_div1 = ; //配置范围为0,1,2,3的时候,对应的div1_real等于1,2,4,4
params->dsi.pll_div2 = ; //配置范围为0,1,2,3的时候,对应的div2_real等于1,2,4,4
params->dsi.fbk_div = ; //范围 0..63
params->dsi.fbk_sel = ; //配置范围为0,1,2,3的时候,对应的fbk_sel_real等于1,2,4,4
输出频率=26MHz*(fbk_div+1)*(2*fbk_sel_real)/(div1_real*div2_real)
第二种方式,直接配置clk大小:
params->dsi.PLL_CLOCK = LCM_DSI_6589_PLL_CLOCK_234;//这里举例89平台,使用一个宏,表示配置的clk等于234MHz。但是在89之后的平台,使用直接配置一个频率数字的方式,比如params->dsi.PLL_CLOCK = 234,表示234MHZ)
4、在lcm porting过程中,这些参数都定义在lcm_drv.h文件中的LCM_DSI_PARAMS结构体中,随着平台的发展,或许有所不同,但是基本原理都是一致的,如何配置clk的大小,请先根据自己的帧率、像素格式、porch值、屏的分辨率、data lane对数等计算出data_rate,然后计算出clk。
相关文章推荐
- MTKl 屏的时钟频率计算
- 如何计算时钟输出频率
- ADC采样频率计算与时钟频率选择
- 系统最高时钟频率的计算
- 关于STM32F4定时器时钟频率问题
- 关于STM32F4的AHB和APB时钟频率的问题
- 实现文本自动分类的基础----Term频率计算方法
- 滚动轴承故障特征频率的计算
- C语言 -- 计算一个数组中每个元素出现的频率
- 最长不完全匹配子串频率计算-eaglet 的解法
- 51 机器周期 时钟周期 晶振频率 定时器初值计算
- STM32f407系统定时器时钟配置、计算
- System Idle Process以及时钟频率
- MTK中模拟时钟的绘制
- 获取mp4文件信息3 - 计算电影声音采样频率
- MapReduce算法设计(三)----相对频率计算
- stm32定时器外部计数模式 最大频率计算。
- s3c2440 FCLK、HCLK、PCLK时钟频率配置
- 协议[I2C]_I2C子系统之I2C总线时钟频率设置
- 时钟频率和数据频率之间的关系搞清楚