时序图
2014-08-10 15:42
204 查看
之前一直都看不懂时序图。今天总算有点眉目了。特写以短篇记录一下。
看懂时序图是需要根据cpu soc上的外部控制器以及外围芯片的时序图相互结合。
有一个技巧就是可以对比这两个datasheet的时序图,从而找到soc上的控制器的寄存器应该如何设置,然后设置相应的寄存器即可。
其实时序图还是蛮复杂的,但是作为一个软件开发工程师,需要关心的并不是很多。
并且这种经验性的东西,最好还是看别人如何使用datasheet,比自己琢磨要有效得多。
看懂时序图是需要根据cpu soc上的外部控制器以及外围芯片的时序图相互结合。
有一个技巧就是可以对比这两个datasheet的时序图,从而找到soc上的控制器的寄存器应该如何设置,然后设置相应的寄存器即可。
其实时序图还是蛮复杂的,但是作为一个软件开发工程师,需要关心的并不是很多。
并且这种经验性的东西,最好还是看别人如何使用datasheet,比自己琢磨要有效得多。
相关文章推荐
- 时序图(Sequence Diagram)—UML图(六)
- I2C总线时序
- StarUML中时序图添加小人
- onInterceptTouchEvent和onTouchEvent调用时序
- 绘制Android软件的UML时序图
- onInterceptTouchEvent和onTouchEvent调用时序
- TCP网络关闭的状态变换时序图
- S3C6410 驱动18b20简单测试,时序
- UML_时序图画法
- 用Quartus II Timequest Timing Analyzer进行时序分析 :实例讲解 (三)
- FIFO的基础和时序分析学习
- UML建模之时序图(重点讲矩形长条的连续与间断)
- 使用R进行多元时序指标趋势可视化
- 对IIC总线时序的一点理解以及ACK和NACK(NAK)
- 如何看懂时序图?
- 总线协议之I2C总线时序
- UML时序图
- FPGA 设计中的流量,时滞,时序
- FPGA 时序约束(altera timequest)
- 用I/O口模拟总线时序