FPGA开发之引脚和区域约束语法
2014-08-01 22:03
337 查看
引脚和区域约束也就是LOC约束(location)。定义了模块端口和FPGA上的引脚的对应关系。
那么我们应该怎么写呢?
LOC有固定语法:
INST “instance_name” LOC = location; #location可以是多个合法位置,用逗号隔开。这种多位置约束是在布线的时候布线器选择一个进行布线。
范围定位语法:
INST “instance_name” LOC = location:location[SOFT];
使用LOC完成端口定义语法:
NET “Top_Module_PORT” = "Chip_Port"; #LOC的语句存在优先级,连线具有最高优先级
LOC有较多属性,对引脚约束位置,CLBs,Slice,TBUF,块RAM,硬核乘法器,全局时钟(GCLKBUF0,GCLKPAD0),DLL,DCM等。
LOC的常用定位语句:
INST "instance_name" LOC = P12; #将IO引脚分给实例信号
INST "instance_name" LOC = CLN_R3C5; #将逻辑置于3行,5列的CLB中的任何一个Slice。
别的定位语句也就是把后面的LOC的位置改为MULT18X18_X0Y6(位置为乘法器MULT18X18的xy网格的(0,6)),clb_r4c5.s1,clb_r4c6.*定义的是触发器置于4行5列CLB和4行6列的CLB中最右端的Slice中。
现在再看一下引脚约束文件,发现这个应该有一个专门的做芯片的一个方向,那就是布线。
那么我们应该怎么写呢?
LOC有固定语法:
INST “instance_name” LOC = location; #location可以是多个合法位置,用逗号隔开。这种多位置约束是在布线的时候布线器选择一个进行布线。
范围定位语法:
INST “instance_name” LOC = location:location[SOFT];
使用LOC完成端口定义语法:
NET “Top_Module_PORT” = "Chip_Port"; #LOC的语句存在优先级,连线具有最高优先级
LOC有较多属性,对引脚约束位置,CLBs,Slice,TBUF,块RAM,硬核乘法器,全局时钟(GCLKBUF0,GCLKPAD0),DLL,DCM等。
LOC的常用定位语句:
INST "instance_name" LOC = P12; #将IO引脚分给实例信号
INST "instance_name" LOC = CLN_R3C5; #将逻辑置于3行,5列的CLB中的任何一个Slice。
别的定位语句也就是把后面的LOC的位置改为MULT18X18_X0Y6(位置为乘法器MULT18X18的xy网格的(0,6)),clb_r4c5.s1,clb_r4c6.*定义的是触发器置于4行5列CLB和4行6列的CLB中最右端的Slice中。
现在再看一下引脚约束文件,发现这个应该有一个专门的做芯片的一个方向,那就是布线。
相关文章推荐
- 【FPGA】Xilinx UCF文件中时序约束的语法
- Xilinx FPGA用户约束文件(转自xilinx ISE 开发指南
- FPGA开发之约束的简介
- FPGA时序问题一例——电磁干扰和引脚驱动电流约束
- FPGA开发之时序约束(周期约束)
- WAP网站开发四——WML Script语法基础
- 怎样在ArcIMS的应用开发中实现圆形区域选择?
- XAML开发入门之XAML核心语法
- JSP开发入门(二)----JSP语法的基本原理
- ABAP--使用SLIN事务码进行ABAP程序扩展语法检查,提高程序开发的质量
- XAML开发入门之XAML核心语法
- SQL2K数据库开发十一之表操作创建UNIQUE约束
- 在ArcIMS的应用开发中实现圆形区域选择
- 怎样在ArcIMS的应用开发中实现圆形区域选择?
- C++大型项目开发约束
- JSP开发入门(二)----JSP语法的基本原理
- C#开发高亮语法编辑器(一)——TextBox ,RichTextBox
- 电磁干扰和引脚驱动电流约束
- Java开发学习笔记之十二:JSP语法
- [ajax开发工具]使用JSLint完成JavaScript语法检查