数字电路设计之Xilinx全局时钟网络的使用
2014-08-01 20:36
316 查看
为了实现同步电路设计，Xilinx使用了一种时钟分配树，其实感觉就是多个H组成的时钟网络，这样就可以使得每个时钟的延时都一样。
为了使用Xilinx的全局时钟，可以使用全局时钟原语。
IBUFGP U1(.I(clk_in),.O(clk_out));
全局时钟网络对于FPGA设计的性能影响很大，对于这个要比较重视。
为了使用Xilinx的全局时钟，可以使用全局时钟原语。
IBUFGP U1(.I(clk_in),.O(clk_out));
全局时钟网络对于FPGA设计的性能影响很大，对于这个要比较重视。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
- Xilinx全局时钟的使用（转载）
- Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
- Xilinx FPGA全局时钟资源的使用
- Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
- Xilinx全局时钟资源BUFG，IBUFG，BUFGP，IBUFGDS等含义以及使用
- Xilinx全局时钟的使用（转载）
- Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
- 转--ISE中Xilinx全局时钟系统的设计
- 在V4中如何使用局部时钟网络
- Xilinx Vivado的使用详细介绍（2）：综合、实现、管脚分配、时钟设置、烧写
- Xilinx Vivado的使用详细介绍（2）：综合、实现、管脚分配、时钟设置、烧写
- Xilinx 7 Series FPGA时钟网络的区别（BUFG，BUFGR，BUFIO）
- 使用全局时钟寄存器
- Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
- Xilinx 7 Series FPGA时钟网络的区别（BUFG，BUFGR，BUFIO）以及ISE实现流程软件工作内容
- ISE中Xilinx全局时钟系统的设计
- 【Xilinx】【Spartan6】BUFG网络上的时钟信号如何通过普通IO输出
- Xilinx Vivado的使用详细介绍（2）：综合、实现、管脚分配、时钟设置、烧写
- ISE中Xilinx全局时钟系统的设计