常见的CPU访问引起的内存保护问题为什么只用event_122上报 - 举例1
2014-06-07 10:37
330 查看
在代码维护中,发现一个指针的初始值是0,在没有走到正常分支处该指针是不会被赋值的,而在软件的启动阶段,恰恰该指针不会走到正常分支,所以在后面使用该指针的时候,并没有判断指针值是否为空,所以CPU使用空指针访问,就会出现问题,并在L1内存控制器中被检测到,通过event 122=0x7A上报。
根据下图CPU通过空指针访问0x48的地址,是因为空指针指向一个结构体,在用指针去访问结构体中某个变量,而该变量在结构体中的offset就是0x48,所以这里寄存器记录了FaultingAddress = 0x48,因为该地址在TI C66x DSP中是不存在的。寄存器L1DMPFSR = 0x120,LOCAL位等于1,表明是CPU在访问。
根据下图CPU通过空指针访问0x48的地址,是因为空指针指向一个结构体,在用指针去访问结构体中某个变量,而该变量在结构体中的offset就是0x48,所以这里寄存器记录了FaultingAddress = 0x48,因为该地址在TI C66x DSP中是不存在的。寄存器L1DMPFSR = 0x120,LOCAL位等于1,表明是CPU在访问。
相关文章推荐
- 常见的CPU访问引起的内存保护问题为什么只用event_122上报 - 举例2
- 常见的CPU访问引起的内存保护问题为什么只用event_122上报 - 1
- 常见的CPU访问引起的内存保护问题为什么只用event_122上报 - 2
- 常见的CPU訪问引起的内存保护问题为什么仅仅用event_122上报 - 举例2
- TI C66x DSP 四种内存保护问题 -之- 针对CPU访问外存(DDR3 or MSM)时的内存保护问题 - 举例
- TI C66x DSP 四种内存保护问题 -之- 针对CPU訪问外存(DDR3 or MSM)时的内存保护问题 - 举例
- TI C66x DSP 四种内存保护问题 -之- 针对CPU访问外存(DDR3 or MSM)时的内存保护问题
- TI C66x DSP 四种内存保护问题 -之- CPU访问corePac内部资源时的内存保护问题
- iOS下CLLocationManager多次定位引起内存访问错误的问题解决
- 内存问题引起的常见故障
- TI C66x DSP 四种内存保护问题 -之- 外设访问corePac内部资源时的内存保护问题
- TI C66x DSP 四种内存保护问题 -之- CPU訪问corePac内部资源时的内存保护问题
- 为什么在保护模式下IA-32处理器最高可访问4GB的内存
- 内存混插常见问题和解决方法
- 解决w3wp.exe占用内存和CPU的问题(2003系统)
- 主板前端总线与CPU总线/内存频率问题 3者的关系
- Windows中svchost.exe的CPU及内存占用率超高的问题另解
- 解决w3wp.exe CPU 内存占用问题
- 常见的Windows网上邻居访问问题汇集
- 内存混插常见问题和解决方法