您的位置:首页 > 其它

makefile中的自动变量:$@ $^ $? $<

2014-06-05 17:36 393 查看

【原文:http://hi.baidu.com/continuing2012/item/88bcdf19281ceef8756a841f

makefile中常用的几个自动变量:

1、 $@ 工作目标的文件名。

2、 $^ 所有必要条件的文件名,并以空格隔开。

3、 $< 第一个必要条件的文件名。

4、 $? 时间戳在工作目标的时间戳之后的所有必要文件,并以空格隔开。

举个例子:

count_words: count_words.o lexer.o

gcc -o count_words count_words.o lexer.o

count_words.o: count_words.c

gcc -c count_words.c

lexer.o: lexer.c

gcc -c lexer.c

使用自动变量后,可改写为:

count_words: count_words.o lexer.o

gcc -o $@ $^

count_words.o: count_words.c

gcc -c $<

lexer.o: lexer.c

gcc -c $<
内容来自用户分享和网络整理,不保证内容的准确性,如有侵权内容,可联系管理员处理 点击这里给我发消息
标签: