Verilog HDL基础语法
2014-02-16 22:12
232 查看
1.Verilog HDL的词法
(1)标识符
标识符(identifier)是赋给对象的唯一的名字。标识符是程序代码中对象的名字，程序员使用标识符来访问对象。Verilog HDL中的标识符可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但是标识符的第一个字符必须是字母或者下划线。另外，标识符区分大小写，以美元符开始的标识符是为系统函数保留的。
(1)标识符
标识符(identifier)是赋给对象的唯一的名字。标识符是程序代码中对象的名字，程序员使用标识符来访问对象。Verilog HDL中的标识符可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但是标识符的第一个字符必须是字母或者下划线。另外，标识符区分大小写，以美元符开始的标识符是为系统函数保留的。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- Quartus II 与ModelSim的学习笔记（三）——Verilog HDL基础语法
- Verilog HDL基础语法讲解之模块代码基本结构
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例（七）
- Verilog语法基础（2）——数据结构1
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础（二）
- Verilog语法基础（2）——数据结构2
- Verilog HDL常用综合语法
- Verilog语法基础（2）——系统函数
- FPGA学习笔记（一）Verilog语法基础
- Verilog HDL语法提纲
- FPGA学习笔记 Verilog HDL语句（基础）
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础（二）
- Verilog HDL常用综合语法
- FPGA学习笔记（一）Verilog语法基础
- FPGA学习笔记（一）Verilog语法基础
- Verilog HDL语法学习(1)——函数(function)与任务(task)的使用
- 1. verilog 基础语法
- Verilog语法基础讲解之参数化设计
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例（七）
- FPGA知识大梳理（二）verilogHDL语法入门（1）