关于时钟
2013-12-04 10:14
197 查看
关于s3c的时钟总结
关于2440内部的时钟共包括三种 Hclk,Pclk,Fclk三种时钟
首先介绍下Fclk主要是CPU的时钟频率,根据2440手册上描述
这三个时钟通常设置为1:4:8,1:3:6的分频关系,也就说如果主频FLCK是400MHz,按照1:4:8的设置
,那么HLCK是100MHz,PLCK是50MHz
寄存器CLKDIVN表明并设置了这三个时钟的关系
如果寄存器CLKDIVN设置为0x5,那么比例即为1:4:8,前提是CAMDIVN[9]为0
Hclk主要是外设总线(AHB)的频率,pclk主要是外设总线的频率,AHB主要是
一些高端设备的连接中线,如CPU,提及FCLk就不得不说fIN
现在的CPU使用比主频低的多的时钟输入,在CPU内部实现锁相环的倍频,s3c2440只要使用了三个
倍频因子,MDIV,PDIV,SDIV来设置FIN的倍频MPLL,公式是:MPLL=(2*m*FIN)/(p*2^s) where m=(MDIV+8),
p=(PDIV+2), s="SDIV"
就可以看到寄存器MPLLCON就是来设置倍频因子,
关于usb时钟的频率,s3c2440主要有两个锁相环,一个MPLL提供的主锁相环,一个UPLL是USB提供的时钟,
同样可以通过上述的分频因子来分频,UPLL=(m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV
关于2440内部的时钟共包括三种 Hclk,Pclk,Fclk三种时钟
首先介绍下Fclk主要是CPU的时钟频率,根据2440手册上描述
这三个时钟通常设置为1:4:8,1:3:6的分频关系,也就说如果主频FLCK是400MHz,按照1:4:8的设置
,那么HLCK是100MHz,PLCK是50MHz
寄存器CLKDIVN表明并设置了这三个时钟的关系
如果寄存器CLKDIVN设置为0x5,那么比例即为1:4:8,前提是CAMDIVN[9]为0
Hclk主要是外设总线(AHB)的频率,pclk主要是外设总线的频率,AHB主要是
一些高端设备的连接中线,如CPU,提及FCLk就不得不说fIN
现在的CPU使用比主频低的多的时钟输入,在CPU内部实现锁相环的倍频,s3c2440只要使用了三个
倍频因子,MDIV,PDIV,SDIV来设置FIN的倍频MPLL,公式是:MPLL=(2*m*FIN)/(p*2^s) where m=(MDIV+8),
p=(PDIV+2), s="SDIV"
就可以看到寄存器MPLLCON就是来设置倍频因子,
关于usb时钟的频率,s3c2440主要有两个锁相环,一个MPLL提供的主锁相环,一个UPLL是USB提供的时钟,
同样可以通过上述的分频因子来分频,UPLL=(m*FIN)/(p*2^s) where m=(MDIV+8), p=(PDIV+2), s="SDIV
相关文章推荐
- 关于时钟的一个小程序
- 关于 视频同步vsync 信号在不同时钟域采样问题
- 关于实时时钟模块DS1302使用心得
- 关于STM32的SysTick定时器的时钟选择问题
- 关于STM32驱动DS1302实时时钟的一点思考
- 关于cc2540时钟更新算法osalTimeUpdate()优化
- 关于DirectShow - DirectShow中的时间和时钟
- 关于时钟线/数据线/地址线上串联电阻及其作用
- 关于latch的门控时钟
- 关于stm32 APB总线上的"接口时钟使能"与"外设时钟使能"
- IIC 关于时钟拉伸问题 clock stretch
- 关于DSP的时钟以及PLL问题
- 关于S3C2440时钟设置的理解-FCLK HCLK PCLK
- 关于linux内核中使用的时钟
- 关于时钟体系和各类时钟部件
- 分享关于stm32f407定时器时钟频率的问题
- STM32中关于RCC时钟的理解