关于这个博客：FPGA设计与验证笔记
2013-06-07 22:16
225 查看
准备写点关于FPGA设计与验证的流水账，当做笔记。
软件环境:Vivado,QuestaSim；
设计语言：VerilogHDL;
验证语言：SystemVerilog，TCL;
验证环境：UVM/OVM;
希望自己能长期坚持。
本文出自 “FPGADesign” 博客，请务必保留此出处http://sprcome.blog.51cto.com/1015722/1218509
软件环境:Vivado,QuestaSim；
设计语言：VerilogHDL;
验证语言：SystemVerilog，TCL;
验证环境：UVM/OVM;
希望自己能长期坚持。
本文出自 “FPGADesign” 博客，请务必保留此出处http://sprcome.blog.51cto.com/1015722/1218509
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 