您的位置:首页 > 其它

时钟控制模块ALTCLKCTRL

2012-08-02 16:50 211 查看
时钟控制块:每片有20个,驱动GCLKs,位于器件的每一边上,靠近时钟输入管脚,两个作用:动态GCLK时钟源选择、GCLK网络power-down(两种方法:静态(由quartusII产生的配置文件来设置配置bits,这会自动关闭不用的GCLKs),动态(使用内部逻辑来控制时钟使能或不使能)),可以用quartusII的ALTCLKCTRL
megafunction设置GCLK多路复用器的时钟源和时钟使能信号。每个PLL产生5个时钟输出,其中两个可以通过时钟控制块驱动GCLK。

原文更详细:http://blog.csdn.net/siyingruoshui/article/details/6992047
内容来自用户分享和网络整理,不保证内容的准确性,如有侵权内容,可联系管理员处理 点击这里给我发消息
标签: