日报_2012_07_17
2012-07-20 21:31
330 查看
管脚约束(编译通过)
更换
FPGA图像数据采集卡
PCI核
Xilinx-FPGA
前段采集
后端采集
DMA
接受和发送数据芯片DS92LV16
SRAM
乒乓
PCI接口
地址空间配置
FIFO IP
块RAM
配置支持库 中断支持库
数据采集方式 查询 中断
Xilinx Platform Studio
ISE
实验1 简单的硬件设计实验
通过BSB创建工程
分析创建的工程
生成处理器和硬件的IP网表
生成比特流和下载测试App
更换
FPGA图像数据采集卡
PCI核
Xilinx-FPGA
前段采集
后端采集
DMA
接受和发送数据芯片DS92LV16
SRAM
乒乓
PCI接口
地址空间配置
FIFO IP
块RAM
配置支持库 中断支持库
数据采集方式 查询 中断
Xilinx Platform Studio
ISE
实验1 简单的硬件设计实验
通过BSB创建工程
分析创建的工程
生成处理器和硬件的IP网表
生成比特流和下载测试App
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 