altera 与 xilinx fifo 时序的区别
2012-05-23 11:14
162 查看
写时序的区别：
仿真结果对比：都是look forward模式
Xilinx
Altera
xilinx写数据后，数据过3拍才出现在读端口，emp变化。
altera写数据后，数据过2拍就出现在读端口上，emp变化。
因此xilinx的写效果比altera的慢一拍，设计的时候要考虑到这一点。
仿真结果对比：都是look forward模式
Xilinx
Altera
xilinx写数据后，数据过3拍才出现在读端口，emp变化。
altera写数据后，数据过2拍就出现在读端口上，emp变化。
因此xilinx的写效果比altera的慢一拍，设计的时候要考虑到这一点。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- Xilinx与Altera的FPGA区别
- Xilinx与Altera的FPGA区别
- Altera FIFO IP核时序说明
- Xilinx和Altera的产品——转
- 缓存失效策略（FIFO 、LRU、LFU三种算法的区别）
- 1---不详细的讲一下Xilinx的BMG：单端口和双端口RAM的区别
- FPGA基础知识2（Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较）
- Xilinx FPGA上电时序分析与设计
- Xilinx Altera FPGA中的逻辑资源（Slices VS LE)比较
- android时序图 以及UML中时序图、流程图、状态图、协作图之间的区别
- FIFO、LFU、LRU三种缓存策略之间的区别
- Altera_FPGA时序约束及设计优化
- altera FIFO IP的使用
- Xilinx FIFO Generator的使用经验
- Modelsim SE 进行时序仿真及altera库的添加 【原创】
- 关于altera fpga的io时序优化问题
- FPGA中BRAM初始化文件格式的总结_ALTERA/XILINX
- Altera的FPGA的AS、PS和Jtag配置模式的区别
- 四线电阻屏驱动ADS7843和XPT2046的时序区别
- Altera与Xilinx FPGA同在一个JTAG链中的配置方法