Quartus II Error 汇总贴
2012-04-08 12:23
330 查看
1.Error: Can't configure device. Expected JTAG ID code 0x020820DD for device 1, but found JTAG ID code 0x020830DD.
原因及解决办法：Quartus II里的目标器件FPGA与实际开发板上器件FPGA不一致，也就是实际的硬件设备和assignments/device里面所选的器件不一致，这个可以重新选择一下然后全部重新编译一下就好。
2.run as ->nios 2 hardware .提示说：The specified jtag device(in the Target Connection tab) is invalid。在run/run..对话框中进一步提示说：Target connection 中“Select a JTAG device. If none are available, try a different cable.”
原因及解决办法：在RUN->RUN -> Target Connection 中Jtag device中选择EP3C...，点击应用，重新运行成功。
原因及解决办法：Quartus II里的目标器件FPGA与实际开发板上器件FPGA不一致，也就是实际的硬件设备和assignments/device里面所选的器件不一致，这个可以重新选择一下然后全部重新编译一下就好。
2.run as ->nios 2 hardware .提示说：The specified jtag device(in the Target Connection tab) is invalid。在run/run..对话框中进一步提示说：Target connection 中“Select a JTAG device. If none are available, try a different cable.”
原因及解决办法：在RUN->RUN -> Target Connection 中Jtag device中选择EP3C...，点击应用，重新运行成功。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- quartus II Internal Error:
- Error: Top-level design entity "counter" is undefined Error: Quartus II Analysis & Synthesis was un
- Quartus II Error总结与解答
- PHP 開發工具三部曲 Episode II – Zend Server [ 500 error 事件簿 ]
- Quartus II sof文件转 jic文件
- 【学习Android遇到的错误】conversion to dalvik format failed with error 1的解决办法汇总
- quartus的Error Can't place multiple pins assigned to pin locatio解决办法
- 用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解 (五)
- MySQL Cluster测试过程中的错误汇总--ERROR 1296 (HY000)等等
- 关于Quartus编译的问题：Error：Can't generate netlist outout files because the file"C：/altera/ XXXXXXXX" is an OpenCore Plus time-limited file.
- angularjs报错汇总—— angularjs Error: [ngRepeat:dupes] http://errors.angularjs.org/1.5.
- 练笔过程中的error及solution汇总
- 【百度爬虫系列 II】关键字搜索url结果汇总(给定关键字和页数)
- 用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解 (六)
- Mongodb中经常出现的错误（汇总）child process failed, exited with error number
- 《FPGA零基础入门到精通视频教程》-第003讲分频器(Quartus II + Modelsim后仿真)
- Mongodb中经常出现的错误（汇总）child process failed, exited with error number
- IOS error 汇总
- Quartus II USB-Blaster驱动解决
- 【翻译】基于Verilog设计的时序注意事项【Quartus ＩＩ】【Ｄｉｇｉｔａｌ Ｌｏｇｉｃ】