Nios II 嵌入式系统硬件设计(二)之SDRAM硬件设计
2012-03-31 22:21
507 查看
转自http://bbs.ednchina.com/BLOG_ARTICLE_182164.HTM
SDRAM的硬件设计包括SDRAM芯片的电路设计以及在QuartusII顶层文件中SDRAM控制器的引脚连接,下面以我前段时间做的FPGA开发板上的SDRAM电路为例来说明,板子已经顺利调通,证明电路没有问题。
一、SDRAM电路设计
上面为板子上SDRAM部分的电路(省略了一些电源去耦电容)。芯片为三星的K4S641632H,4M*16位。
介绍一些主要引脚的作用:
CKE: 时钟使能
A:地址线
BA:bank地址选择信号
RAS:行选择信号
CAS:列选择信号
WE:写使能信号
DQM:数据掩码
DQ:数据线
二、基于SDRAM的最小系统
在CPU的属性中设置如下:
三、SDRAM控制器的引脚连线
Nios
II中没有优化的程序非常耗内存,FPGA自带的RAM(我用的是EP2C8)很难满足要求,因此在Nios II开发板上SDRAM基本是必须的,SDRAM能够提供大容量的内存。调通SDRAM后基本就解决了内存紧张的情况。
SDRAM的硬件设计包括SDRAM芯片的电路设计以及在QuartusII顶层文件中SDRAM控制器的引脚连接,下面以我前段时间做的FPGA开发板上的SDRAM电路为例来说明,板子已经顺利调通,证明电路没有问题。
一、SDRAM电路设计
上面为板子上SDRAM部分的电路(省略了一些电源去耦电容)。芯片为三星的K4S641632H,4M*16位。
介绍一些主要引脚的作用:
CKE: 时钟使能
A:地址线
BA:bank地址选择信号
RAS:行选择信号
CAS:列选择信号
WE:写使能信号
DQM:数据掩码
DQ:数据线
二、基于SDRAM的最小系统
在CPU的属性中设置如下:
三、SDRAM控制器的引脚连线
Nios
II中没有优化的程序非常耗内存,FPGA自带的RAM(我用的是EP2C8)很难满足要求,因此在Nios II开发板上SDRAM基本是必须的,SDRAM能够提供大容量的内存。调通SDRAM后基本就解决了内存紧张的情况。
相关文章推荐
- 【转载】Nios II 嵌入式系统硬件设计(三)之Flash控制器参数设置及硬件电路连接
- Nios II 嵌入式系统硬件设计(一)之SDRAM Controller参数设置
- 嵌入式系统硬件原理设计与审核
- Windows CE嵌入式导航系统研究(硬件设计1)
- 嵌入式系统硬件原理设计与审核
- 第四章 嵌入式系统硬件设计平台
- Windows CE嵌入式导航系统研究(硬件设计3)
- Windows CE嵌入式导航系统研究(硬件设计2)
- 第六章 嵌入式系统硬件设计-接口
- 如果你是12306网站架构师,你会如何设计网站的软件架构和硬件系统架构?
- 嵌入式系统设计步入整合时代
- 《嵌入式系统设计师》笔记之六——嵌入式系统设计
- 存储器问题 ---- 时间触发嵌入式系统设计模式
- 基于嵌入式S3C2440的船舶导航系统设计
- 20145202、20145225、20145234 《信息安全系统设计基础》实验五 简单嵌入式WEB 服务器实验
- 嵌入式系统——低功耗设计
- 典型的嵌入式系统设计
- 嵌入式系统软件中的自动化工具设计
- 成为高级嵌入式系统硬件工程师要具备的技能
- 基于嵌入式wince平台的GPS手持终端设备系统及驱动设计