【转】建立时间和保持时间
2012-03-28 20:39
741 查看
如图所示,当时钟为高电平是,Q随D变化而变化;而当时钟为高电平时,Q值保持不变。
图3.4所示为门控D触发器基本时序参数模型。在clk下降沿到来之前,D必须保持稳定的最短时间叫做锁存器的建立时间t_su,在clk的下降沿之后,D必须保持稳定的最短时间叫做锁存器的保持时间t_h。
图3.4 门控D触发器基本时序参数
图4.1 异步复位的D-ff
图4.2 触发器的时序参数
如图4.2所示,在clk的上升沿到来之前,D必须保持稳定的最短时间为触发器的建立时间t_su;在clk的上升沿到来之后,D必须保持稳定的最短时间为触发器的保持时间t_h。如果t_su或t_h不能严格达到电路的要求,那么触发器就会进入不稳定状态,即亚稳态。从clk的上升沿起,Q随D变化而变化所需要的时间为clk到Q的传播延迟t_cQ。
原文:/article/4927251.html
图3.4所示为门控D触发器基本时序参数模型。在clk下降沿到来之前,D必须保持稳定的最短时间叫做锁存器的建立时间t_su,在clk的下降沿之后,D必须保持稳定的最短时间叫做锁存器的保持时间t_h。
图3.4 门控D触发器基本时序参数
4 亚稳态
图4.1 异步复位的D-ff
图4.2 触发器的时序参数
如图4.2所示,在clk的上升沿到来之前,D必须保持稳定的最短时间为触发器的建立时间t_su;在clk的上升沿到来之后,D必须保持稳定的最短时间为触发器的保持时间t_h。如果t_su或t_h不能严格达到电路的要求,那么触发器就会进入不稳定状态,即亚稳态。从clk的上升沿起,Q随D变化而变化所需要的时间为clk到Q的传播延迟t_cQ。
原文:/article/4927251.html
相关文章推荐
- 我对建立时间和保持时间的理解
- 数字电路中的建立时间与保持时间是什么
- 【转】影响FPGA设计中时钟因素的探讨(建立与保持时间 )
- 关于建立时间和保持时间
- 建立保持时间的介绍与分析
- 【原创】建立与保持时间裕量详细分析
- 【转载】建立时间与保持时间
- 【转】关于FPGA中建立时间和保持时间的探讨
- [转]建立时间和保持时间关系详解
- 建立时间与保持时间
- 建立时间和保持时间关系详解
- 建立时间保持时间方程及其影响
- 为什么会有建立时间和保持时间
- [转+个人整理]从D触发器的逻辑结构说明建立时间和保持时间
- 保持时间与建立时间
- 【转】 影响FPGA设计中时钟因素的探讨(建立与保持时间 写的很好)
- 什么是setup time(建立时间)?什么是hold time(保持时间)
- 时序分析之建立时间和保持时…
- 关于建立时间和保持时间(转)
- 基于建立/保持时间等的参数化时序分析