Verilog HDL数据类型
2012-02-15 09:32
162 查看
Verilog HDL的数据类型分为两大类:线网类型和寄存器类型。线网类型主要表示Verilog HDL中结构化元件之间的物理连线,其数值由驱动元件决定。如果没有驱动元件接到线网上,则其默认值为高阻z。寄存器类型主要表示数据的存储单元,其默认值为不定x。二者最大的区别在于:寄存器类型数据保持最后一次的赋值,而线网类型数据则需要持续的驱动。
一、线网类型:
wire:标准连线(默认为该类型);
tri:具备高阻状态的标准连线;
wor:线或类型驱动;
trior:三态线或特性的连线;
wand:线与类型驱动;
triand:三态线与特性的连线;
trireg:具有电荷保持特性的连线;
tri1:上拉电阻(pullup);
tri0:下拉电阻(pulldown);
supply0:地线,逻辑0;
supply1:电源线,逻辑1。
注意,其中只有wire、tri、supply0和supply1是可综合的,其余都是不可综合的,只能用于仿真。
Verilog HDL程序模块中输入、输出信号类型默认为wire型。
线网数据类型的通用说明语法为:net_kind [msb:lsb] net1,net2,…;
线网类型变量的赋值(也就是驱动)只能通过数据流assign操作来完成,不能用于always语句中。
二、寄存器类型:
reg:常用的寄存器型变量,用于行为描述中对寄存器类的说明,由过程赋值语句赋值;
integer:32位带符号整型变量;
time:64位无符号时间变量;
real:64位浮点、双精度、带符号实型变量;
realtime:其特征和real型一致;
reg的扩展类型--memory类型。
Verilog HDL通过对reg型变量建立数组来对存储器建模。其定义格式为:reg [m-1:0] mem [n-1:0]; 定义了一个存储位宽为m、存储深度为n的存储器。
一、线网类型:
wire:标准连线(默认为该类型);
tri:具备高阻状态的标准连线;
wor:线或类型驱动;
trior:三态线或特性的连线;
wand:线与类型驱动;
triand:三态线与特性的连线;
trireg:具有电荷保持特性的连线;
tri1:上拉电阻(pullup);
tri0:下拉电阻(pulldown);
supply0:地线,逻辑0;
supply1:电源线,逻辑1。
注意,其中只有wire、tri、supply0和supply1是可综合的,其余都是不可综合的,只能用于仿真。
Verilog HDL程序模块中输入、输出信号类型默认为wire型。
线网数据类型的通用说明语法为:net_kind [msb:lsb] net1,net2,…;
线网类型变量的赋值(也就是驱动)只能通过数据流assign操作来完成,不能用于always语句中。
二、寄存器类型:
reg:常用的寄存器型变量,用于行为描述中对寄存器类的说明,由过程赋值语句赋值;
integer:32位带符号整型变量;
time:64位无符号时间变量;
real:64位浮点、双精度、带符号实型变量;
realtime:其特征和real型一致;
reg的扩展类型--memory类型。
Verilog HDL通过对reg型变量建立数组来对存储器建模。其定义格式为:reg [m-1:0] mem [n-1:0]; 定义了一个存储位宽为m、存储深度为n的存储器。
相关文章推荐
- Verilog HDL数据类型
- Verilog HDL数据类型
- Verilog HDL数据类型
- Verilog的数据类型
- [转](笔记)Verilog之二:数据类型与表达式
- verilog的数据类型
- verilog打印 数据类型的语法
- Verilog的数据类型
- Verilog中wire和reg数据类型的区别
- 实现FPGA Verilog HDL与NIOS II的通信数据交换——利用AVALON总线
- Verilog基本语法——数据类型及常量集合
- Verilog学习笔记基本语法篇(一)·········数据类型
- Verilog中reg和wire数据类型的确定
- Verilog|数据类型中的有符号和无符…
- Verilog中memory数据类型
- Verilog中wire和reg数据类型的区别
- verilog选择数据类型时常犯的错误
- Verilog 中 wire 和 reg 数据类型区别
- 实现FPGA Verilog HDL与NIOS II的通信数据交换——利用PIO实现通信
- verilog选择数据类型时常犯的错误