Makefile文件编写

      刚开始接触的差不多就是arm应用程序的编写，其中Makefile的编写至关重要，但是，感觉应用没前途，也就没兴趣了，就把精力投到内核与驱动学习，但是，没想到内核也要掌握Makefile，那就加紧学了，O(∩_∩)O~！

           Makefile文件中就有类似于C语言中宏定义的用法，用一个标识符来代替一个复杂的字符串，减少许多不必要的麻烦。Makefile中的变量的调用格式为：  $(变量)    

           Makefile书写的一般格式：

           目标文件 ：   依赖文件

注： 1.依赖文件可以有多个；

        2.文件中，第一个目标文件是整个文件最终要实现的目标，其他目标文件都是为第一个目标文件服务的；