信号完整性:串扰抑制方法
2010-10-08 21:13
375 查看
1、解决容性串扰,主要加大线宽,在PCB上的布线要遵循3W原则,即两个传输线的线中心之间的距离要大于3倍的传输线的线宽。对系统中关键传输线,可以改用差分线传输以减少其它传输线对它的串扰;也可以对关键线的中间加地线保护以减少串扰。
2、解决感性串扰,主要减小回路面积,减小互感。例如,在芯片的电源和地之间串电容,通过电容提供回流通道,可以减少回路面积,减小互感。
3、尽可能地减少相邻传输线间的平行距离(累积的平行距离),最好在不同层间走线。
4、在获得相同目标特征阻抗的情况下,应该将布线层与参考平面(电源平面或地平面)间的介质层尽可能的薄,这样就加大了传输线与参考平面间的耦合度,减少相邻传输线间的耦合。
5、相邻两层的信号层(中间没有平面层隔离)走线方向应该垂直以减少层间的串扰。
6、在保证信号时序的情况下,尽可能选择转换速度低的元器件,这样电场与磁场的变化速度慢一点,从而降低串扰。
7、尽量少在表层走线,因为表层线的电场耦合比中间层的要强(表层线只有一个参考平面)。
2、解决感性串扰,主要减小回路面积,减小互感。例如,在芯片的电源和地之间串电容,通过电容提供回流通道,可以减少回路面积,减小互感。
3、尽可能地减少相邻传输线间的平行距离(累积的平行距离),最好在不同层间走线。
4、在获得相同目标特征阻抗的情况下,应该将布线层与参考平面(电源平面或地平面)间的介质层尽可能的薄,这样就加大了传输线与参考平面间的耦合度,减少相邻传输线间的耦合。
5、相邻两层的信号层(中间没有平面层隔离)走线方向应该垂直以减少层间的串扰。
6、在保证信号时序的情况下,尽可能选择转换速度低的元器件,这样电场与磁场的变化速度慢一点,从而降低串扰。
7、尽量少在表层走线,因为表层线的电场耦合比中间层的要强(表层线只有一个参考平面)。
相关文章推荐
- 信号完整性分析方法-1-信号的串扰
- 信号完整性:电源噪声抑制方法
- 基于信号完整性分析的高速数字PCB 的设计方法
- 基于KPCA的fMRI信号生理噪声抑制方法
- 信号完整性问题及其解决方法
- 信号完整性:串扰基本知识介绍
- 第1章信号完整性分析概论----新设计方法和仿真测量
- 基于信号完整性分析的高速数字PCB 的设计方法
- 基于CCA的fMRI信号生理噪声抑制方法
- 视频分配器中提高信号完整性的方法
- 信号完整性分析方法-1-传输线
- 产生信号方法
- Cadence 信号完整性(一)-- 仿真步骤3
- QRadioButton类中Toggled()信号的使用方法
- PCB信号完整性分析--干货!(电子工程专辑微信公众号)
- Linux系统中校验下载文件的完整性方法(MD5,SHA1,PGP)
- Python基于pillow判断图片完整性的方法
- 信号完整性分析第一章小结
- 说说IUnitOfWork~方法完整性与统一提交不冲突
- dbus 信号和方法测试