Verilog/FPGA 小小总结
2010-05-17 14:52
330 查看
1、ERROR:HDLCompilers:246 - "*.v" line * Reference to vector reg '*' is not a legal net lvalue
ERROR:HDLCompilers:53 - "*.v" line * Illegal left hand side of continuous assign
错误原因：assign reg型变量
2、this signal is connected to multiple drivers
错误原因： wire型变量赋初值
3、ISE 路径中不要含有中文及空格，否则打不开。ISE使用相对路径，modelsim使用绝对路径。
4、输入型信号在处理前最好先与时钟同步一下，否则出错都不好查。建立保持时间不满足，竞争啊冒险啊什么的，不懂。
5、modelsim仿真时，头文件要放在工程的根目录，否则modelsim会报错。
ERROR:HDLCompilers:53 - "*.v" line * Illegal left hand side of continuous assign
错误原因：assign reg型变量
2、this signal is connected to multiple drivers
错误原因： wire型变量赋初值
3、ISE 路径中不要含有中文及空格，否则打不开。ISE使用相对路径，modelsim使用绝对路径。
4、输入型信号在处理前最好先与时钟同步一下，否则出错都不好查。建立保持时间不满足，竞争啊冒险啊什么的，不懂。
5、modelsim仿真时，头文件要放在工程的根目录，否则modelsim会报错。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- Verilog & FPGA 个人经验总结
- Verilog & FPGA 个人经验总结
- 关于第五章的总结 FPGA Prototyping By Verilog Examples 技巧
- verilog设计经验总结(转自冰灵FPGA)
- 用Quartus II + Verilog 做FPGA/CPLD设计/仿真的几个基本问题(自己总结的,对初学者有效)
- 基于verilog的FPGA编程经验总结(XILINX ISE工具)
- Verilog/FPGA 报错总结
- FPGA_VIP_V101 摄像头视频采集 调试总结之SDRAM引起的水平条纹噪声问题
- 我的java编程之路小小总结感想
- FPGA Verilog 硬件描述 + NIOS II 软核设计 EPCS FLASH 容量解读 （实现最大的利用价值）
- 【转载】FPGA Verilog HDL 系列实例-------- 电子琴 电子钟
- 上四条只是我目前总结菜鸟们在学习FPGA时所最容易跑偏的地
- 小小的总结一下
- [Java] 动态代理 小小总结
- 最短路算法（小小总结一下）
- 23 服务的小小总结
- 阅读verilog程序总结
- 一位工程师的FPGA项目开发经验总结
- c++多态特性的小小总结
- 关于verilog中if与case语句不完整产生锁存器的问题 分类： FPGA 2014-11-08 17:39 260人阅读 评论(0) 收藏