Verilog语言——20分频器
2010-03-27 23:12
274 查看
设计一个20分频器,输入clk reset 输出 out
要求:clk如果频率为10M的话,out输出频率为500k,即20分频,reset为低电平复位。
module fenpin20(clk_in,clk_out,reset);
input clk_in,reset;
output clk_out;
integer count;
reg clk_out;
always @(negedge reset or posedge clk_in )
begin
if(!reset)
clk_out=0;
else
begin
if(count==20)
begin
clk_out=~clk_out;
count=0;
end
else
count=count+1;
end
end
endmodule
要求:clk如果频率为10M的话,out输出频率为500k,即20分频,reset为低电平复位。
module fenpin20(clk_in,clk_out,reset);
input clk_in,reset;
output clk_out;
integer count;
reg clk_out;
always @(negedge reset or posedge clk_in )
begin
if(!reset)
clk_out=0;
else
begin
if(count==20)
begin
clk_out=~clk_out;
count=0;
end
else
count=count+1;
end
end
endmodule
相关文章推荐
- Verilog语言“加减可控任意进制计数器”及“占空比50%的任意整数分频器”设计
- 用verilog语言写的任意整数的分频器
- ZT等占空比任意整数分频器的verilog语言实现
- 12进制和20进制计数器用verilog语言实现
- 用verilog语言写的任意整数的分频器
- 用Verilog语言实现任意整数分频器
- 第三章 3.1 精通HDL语言:Verilog,VHDL -序
- PAT乙级 1059. C语言竞赛(20)
- c语言学习笔记20之函数4
- PAT 乙级 1059.C语言竞赛(20)
- 1059. C语言竞赛(20)
- 1059. C语言竞赛(20)(C++)
- 如何用ultraedit高亮语法显示verilog语言
- 1059. C语言竞赛(20)
- PAT 乙级 1059. C语言竞赛(20)
- 带控制端的逻辑运算电路_分别完成正整数的平方、立方和阶乘的运算verilog语言
- Verilog HDL语言的用户自定义元件
- javaSE_8系列博客——Java语言的特性(三)--类和对象(20)--嵌套类(Lambda 表达式--VS--方法引用)
- 经典C语言程序100例(11-20)---------------------转自C语言经典论坛
- Verilog分频器的设计