Verilog HDL简介

Verilog HDL简介

    Verilog HDL是一种硬件描述语言(hardware description language)，为了制作数位电路(数字电路)而用来描述ASICs和FPGAs的设计之用。Verilog 的设计者想要以 C 程序语言(en:C programming language)为基础设计一种语言，可以使工程师比较熟悉跟容易接受。事实上，它产生与 C 程序语言类似的不严谨性质，并且大概与Pascal很相像。

    这种语言跟传统的程序设计语言不同，在于它的程序叙述并非严格地线性(循序)执行。Verilog 模式包含不同模组(modules)的阶层关系。模组(modules)是输出(inputs)和输入(outputs)所定义出来的一个集合。在每个模组中，有一串的电线(wires)、暂存器(registers)和子模组(submodules)的定义。并且在每个模组里面，语言叙述大部分都被群组成为各种的执行区块(blocks)，用来定义该模组所产生的行为描述。在每个区块(blocks)内，使用 begin 和 end 的关键字来区隔开来，其中的叙述是循序被执行。但是同一个设计，不同的区块间的执行是平行的。

    这个语言的叙述之子集合是可合成(synthesizable)。如果在一个电路设计的模组中仅包含可合成的叙述，那麽这个电路设计就可以被适当的软件，转换合成为电脑芯片的电路layout。