(原創) 用HDL設計硬體有什麼優點? (IC Design) (Verilog)
2007-03-04 19:45
330 查看
傳統設計硬體，就是用麵包版實際做出來，很花時間，成本也很高。但有了HDL之後就改觀了，最少有以下兩種優點：
1.可進行模擬
先模擬設計的結果是否正確，是否合乎規格，然後在實做，可大幅減低成本。
2.可進行合成
軟體的compiler可將C程式轉成組合語言和機器語言，而HDL也是如此，可合成(synthesize)成and和or gate，根據速度需求或是面積需求和成出你所要的結果。
1.可進行模擬
先模擬設計的結果是否正確，是否合乎規格，然後在實做，可大幅減低成本。
2.可進行合成
軟體的compiler可將C程式轉成組合語言和機器語言，而HDL也是如此，可合成(synthesize)成and和or gate，根據速度需求或是面積需求和成出你所要的結果。
内容来自用户分享和网络整理，不保证内容的准确性，如有侵权内容，可联系管理员处理 
相关文章推荐
- (原創) 硬體思維和軟體思維的差異 (IC Design) (Verilog)
- (原創) 無號數及有號數的乘加運算電路設計 (IC Design) (Verilog) (OS) (Linux)
- (原創) 如何用管線(Pipeline)實作無號數乘加運算? (IC Design) (Verilog)
- (原創) 如何使用SignalTap II觀察reg值? (IC Design) (Quartus II) (SignalTap II) (Verilog)
- (原創) HDL只是代表一個model (IC Design) (Verilog)
- (原創) wire與reg的差異? (初級) (IC Design) (Verilog)
- (原創) 如何使用integer型別? (IC Design) (Verilog)
- (原創) 給對電機領域有興趣的學弟學妹建議 (IC Design) (C/C++) (C) (Verilog)
- (原創) Verilog入門書籍推薦：Verilog數位電路設計範例寶典(基礎篇) (IC Design) (Verilog)
- (原創) 物件導向技術不只用在軟體開發而已，一樣也適用在系統晶片開發 (IC Design) (Verilog) (OO)
- (原創) 硬體是如何加速軟體呢? (IC Design) (Verilog)
- (原創) 如何產生50MHz的時脈? (IC Design) (Verilog)
- (原創) 由C語言學習Verilog的思維轉換 (C/C++) (C) (IC Design) (Verilog)
- (原創) 如何讀取/寫入文字檔? (IC Design) (Verilog)
- (原創) 是否該將所有Verilog檔都加入到Quartus II project中? (IC Design) (Quartus II)
- (原創) 如何在DE2上安裝μClinux作業系統? (IC Design) (DE2) (Nios II) (OS) (Linux) (CentOS) (μClinux)
- (原創) 如何使用參數式模組? (SOC) (Verilog) (C/C++) (template)
- (原創) 如何設計除頻器? (SOC) (Verilog) (MegaCore)
- (原創) Verilog入門書推薦3：基于Verilog HDL的數字系統應用設計 (SOC) (Verilog)
- (原創) 如何產生VGA的Color Pattern Generator? (SOC) (Verilog) (DE2) (DE2-70)